- •Дешифраторы и демультиплексоры.
- •Мультиплексоры.
- •Универсальные логические модули на мультиплексорах.
- •Приоритетные шифраторы.
- •Клавиатурные шифраторы.
- •Преобразователи кодов и принципы их проектирования.
- •Сдвигатели и принципы их проектирования.
- •Цифровые компараторы.
- •Мажоритарные элементы
- •Схемы контроля по модулю два.
- •Схемы контроля на основе кодов Хэмминга.
- •Схемы контроля на основе циклических кодов. Кодирующие устройства:
- •Схемы контроля на основе циклических кодов. Декодирующие устройства.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
- •Сумматоры с групповой структурой с последовательным и цепным переносом.
- •Сумматоры с групповой структурой с параллельным переносом.
- •Многоразрядные комбинационные сумматоры с условным переносом.
- •Принципы организации и классификация арифметико-логических устройств эвм.
- •Асинхронные и синхронные rs–триггеры.
- •Двухступенчатые триггерные схемы.
- •Триггеры с динамическим управлением (управление по фронту.)
- •Триггеры с внутренней задержкой.
- •Параллельные (статические) регистры и регистровые файлы.
- •Регистры сдвига(последовательные).
- •Универсальные регистры.
- •Асинхронные двоичные счетчики.
- •Синхронные двоичные счетчики.
- •Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
- •Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
- •Счетчики с недвоичной системой счисления (в коде 1 из n).
- •Счетчик Джонсона.
- •Понятие об эквивалентных микрооперациях и обобщенном операторе.
- •Структурная организация и проектирование операционных автоматов типа і.
- •Структурная организация и проектирование операционных автоматов типа м.
- •Структурная организация и проектирование операционных автоматов типа iм.
- •Принципы построения устройств управления с «жесткой логикой».
- •Принципы построения устройств управления с «программируемой логикой».
- •Основные параметры и классификация запоминающих устройств эвм.
- •Основные структуры адресных зу. Структуры зу 2d и 3d.
- •Основные структуры адресных зу. Структура зу 2dm.
- •Статические запоминающие устройства (sram).
- •Динамические запоминающие устройства (dram).
- •Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
- •Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
- •Динамические запоминающие устройства rdram.
- •Взаимодействие оперативной памяти и процессора.
- •Программируемые логические матрицы и программируемые матрицы логики.
- •Сложные программируемые логические устройства (cpld).
- •Состав и функции макроячеек имс архитектуры cpld.
- •Базовые матричные кристаллы (вентильные матрицы).
- •Архитектура программируемых пользователем вентильных матриц (fpga).
- •Состав и функции конфигурируемых логических блоков и логических элементов плис архитектуры fpga.
- •Состав и функции элементов ввода-вывода плис архитектуры fpga.
- •Характеристики системы коммутации плис архитектуры fpga.
Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
Счетчики с модулем, не равным целой степени числа 2, т. е. с произвольным модулем, реализуются на основе нескольких методов.
Для построения счетчика с произвольным модулем М берется разрядность n = ] logjM Г, где ]Г — знак округления до ближайшего справа целого числа. Иными словами, исходной структурой как бы служит двоичный счетчик с модулем 2", превышающим заданный и ближайшим к нему. Такой двоичный счетчик имеет 2" — М = L лишних (неиспользуемых) состояний, подлежащих исключению.
Способы исключения лишних состояний многочисленны, и для любого М можно предложить множество реализаций счетчика. Исключая некоторое число первых состояний, получим ненулевое начальное состояние счетчика, что приводит к отсутствию естественного порядка счета и регистрации в счетчике кода с избытком. Исключение последних состояний позволяет сохранить естественный порядок счета. Сложность обоих вариантов принципиально одинакова, поэтому далее будем ориентироваться на схемы с естественным порядком счета. Состояния счетчиков во всех случаях предполагаем закодированными двоичными числами, т. е. будем рассматривать двоично-кодированные счетчики.
В счетчиках с исключением последних состояний счет ведется обычным способом вплоть до достижения числа М—1. Далее последовательность переходов счетчика в направлении роста регистрируемого числа должна быть прервана, и следующее состояние должно быть нулевым. При этом счетчик будет иметь М внутренних состояний (от 0 до М—1), т. е. его модуль равен М.
Рассмотренный способ проектирования счётчика позволяет установить еобходимый коэффициент счёта путём модификации межразрядных связей.
Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
Условие R – условие возникновения комбинации М-1.
01 2 R=Q Q Q ;
В счётчиках с произвольным коэффициентом счёта могут использоваться схемы с естественным и с произвольным порядком счёта.
Счетчики с недвоичной системой счисления (в коде 1 из n).
Среди них наибольшее распространение получили:
- счётчики с кодом Грея;
- счётчики Джонсона;
- счётчик с кодом 1 из n.
Счётчики Джонсона являются разновидностью счётчиков кода 1 из n. Счётчик кода 1 из n – счётчик, у которого 1 вход счёта и n выходных каналов. В них каждому такту счёта будет соответствовать один возбуждённый канал входа. В классическом варианте обычный двоичный счётчик, к выходам которого подключается дешифратор. Если количество разрядов невелико, то счётчик 1 из n удобно реализовать на основе кольцевого сдвигающего регистра с единицей в одном разряде. Счётчики с кодом 1 из n представляют собой распределители тактов. Они используются в системах синхронизации для создания простых УУ и т. д.
Схема счётчика на сдвигающем регистре проста в реализации, но имеет
недостатки:
1. схема не обладает свойством самозапуска после сбоя;
2. при сбое теряется правильность его функционирования.
Можно построить схему запуска за один или несколько тактов.