Динамические запоминающие устройства (dram).
ЗЭ динамической памяти является ёмкость.
Один раз в нескольких микросхемах необходимо выполнять регенерацию
С целью ускорения процесса заряда/разряда конденсаторов, к разрядным
шинам подвешивается ёмкость линии, которая заряжена до
cc U2 .
В отличие от SRAM у DRAM используются мультиплексированные адресные
линии.
При обращении к DRAM сначала выставляется адрес строки.
При функционировании DRAM имеются 3 основные задержки:
1. задержка между подачей номера строки и номера столбца;
2. задержка между подачей номера столбца и получением содержимого ячейки на выходе;
3. задержка между чтением последней ячейки и подачей номера новой строки RAS (precharge) RP.
При регенерации памяти достаточно подать адрес строки и сигнал RAS.
Одновременно сразу восстанавливаются все ячейки одной строки (страницы). К каждой разрядной шине подключается статический триггер. В микропроцессоре i 386 появился страничный режим (page mode).
Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
1. FPMDRAM (fast page mode);
В микросхемах FPMDRAM вначале подаётся адрес строки и сигнал RAS, которій «висит» всё время до конца обращения. Далее подаётся адрес строки и сигнал RAS, который «висит» всё время до конца обращения. Далее подаётся адрес столбца/колонки и сигнал CAS. Далее меняется адрес колонки, и считываются данные. Последовательное обращение к колонке возможно тогда, когда отклоняется шина данных. Реализуется в i 386х.
2. EDO DRAM (ExpectingDataOutput). За счёт защёлки убрали RP.
3. BEDO (BurstExtertedDataOutput)
- 6-3-3-3
- 5-2-2-2
- 4-1-1-1
Недостатком FPM, EDO, BEDO является то, что они асинхронны. Появились
синхронные DRAM (SDRAM).
Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
SDRAM работает синхронно с контроллером, что гарантирует завершение цикла обмена в строго заданный срок. Кроме того, номера строк и столбцов подаются с таким расчётом, чтобы с приходом следующего тактового импульса сигналы успели стабилизироваться и были готовы к считыванию.
В SDRAM реализуется усовершенствованный пакетный режим обмена.
Контроллер может запросить как один, так и несколько последовательных ячеек памяти и даже всю строку целиком, благодаря использованию полиоразрядного адресного счетчика столбцов.
В SDRAM микросхем было увеличено количество матриц (банков/памяти с 1 до 2, а затем до 4-х). Это позволило обращаться к ячейкам одного банка параллельно с перезарядкой внутренних цепей другого. Кроме того, появилась возможность одновременного открытия 2-х или 4-х страниц памяти, причём открытие одной страницы может происходить во время считывания информации с другого, что позволяет обращаться к новому столбцу ячейки памяти на каждом тактовом цикле.
В отличие от FPM, EDO, BEDO, DRAM, выполняющих перезарядку внутренних цепей при закрытии страницы (при сбросе сигнала RAS) SDRAM проделывает эту операцию автоматически, позволяя держать страницы открытыми сколь угодно долго. Если страница закрытая, то обращение 4-1-1-1, если открытая – 2-1-1-1... Если FPM, EDO, BEDO была 32-разрядной, то SDRAM стала 64- разрядной, что увеличило производительность в 2 раза.
В SDRAM передача данных осуществляется по первичному фронту. В DDR – по обоим фронтам синхросигнала.
Особенностью таких микросхем является то, что внутренняя частота счетчика сохраняется, а увеличивается частота обращения к буферу и буфер увеличивается в два раза. Значит, увеличилось число линий считывания с матрицы данных элементов.