- •2. Системное по
- •9. Уровень автоматического распараллеливания (4-й уровень)
- •8.Временная диаграмма работы шины (циклы чтения)
- •10. Подключение портов ввода/вывода
- •1.Структура 8-ми разрядных цп
- •1.Общая структура цсп процессоров
- •8.Гарвардская архитектура цсп
- •9.Архитектура с5510(общий вид)
- •13.Свертка для с5510
- •19.Ресурсы памяти c5510
- •14.Временная диаграмма работы асинхронного интерфейса
- •24.Работа основного конвейера с5510
- •25.Определение секций данных для языка с
- •28.Дополнительные функции работы с памятью
- •1.Основы управления энергопотреблением
- •4.Регистр управления холостым ходом микропроцессора с55хх
- •5.Способы отключения
- •10. Автоматическая система управления энергопотреблением (apm)
- •11.Система фазовой подстройки частоты (pll)
- •Глобальное разрешение прерываний в с5510
- •Действия при возникновении прерывания
- •1.Структура связи dma с памятью/периферией
- •3.Прямой доступ к памяти
- •4.Прямой доступ к памяти
- •5.Ресурсы, регистры канала контроллера dma
- •6.Ресурсы, регистры канала контроллера dma
- •Описание пропускной способности dma
- •10.6 Шагов программирования dma1
- •17.Конфиг.Структура dma
- •19.Программирование адресов источника и приемника
- •1.Основное место расположения McBsp в системе
- •3.Структурная схема McBsp
- •4.Структурная схема McBsp(продолжение)
- •5.Определения бита и слова
- •6.Определение кадра
- •7.Формат данных передаваемых кодеком aic23
- •16.Многоканальность McBsp
- •22.Сортировка принимаемых каналов
4.Структурная схема McBsp(продолжение)
Максимальная скорость: около50 Mbps
На скорости в 50Mbps проблематично развести устройства на большие расстояния. Этой скорости может достичь лишь в том случае, если устройства будут находиться близко друг к другу. Поэтому реально скорость может быть меньше.
Максимальная скорость передачи/приёма McBSP (50Mbps) достигается только при использовании многопроцессорной системы.
Длина передаваемого слова:8-, 12-, 16-, 20-, 24-, 32-bit
В McBSP имеется возможность комбинации длин передаваемых слов. Для этого слова с разными длинами передаются в разных фазах. Но длина слов в пределах одной фазы должна быть одинакова. То есть можно отправить m слов c разрядностью 8 бит(1 фаза), потом n слов с разрядностью 32 бита(2-ая фаза). Это используется, например, при записи в FLASH память, когда нужно сначала передать адрес (его разрядность одна), а затем данные (уже другой разрядности).
U-law/A-law уплотнение или расширение (Если код линейно возрастает 0-FF , то можно по таблицам его трансформировать)
5.Определения бита и слова
CLK – сигнал тактирования каждого бита.
FS – сигнал тактирования кадра. Кадр может состоять как из одного слова, так и из нескольких слов. Слово представляет собой набор последовательно идущих битов.
Стартовые и стоповые биты в данном интерфейсе не используются, т.к. он является синхронным.
6.Определение кадра
Следовательно, за один кадр (промежуток между сигналами FS) каждый канал принимает (передает) по одному слову. Т.е при последовательном чтении из памяти каждый из подключенных каналов берет по одному слову, затем все повторяется в следующем кадре. Значит, сколько слов в кадре столько и каналов принимает (передает).
FS – импульс говорит о начале кадра, расстояние между двумя импульсами является длиной кадра.
Максимальная длина слова составляет 4 байта(32 бита), максимальное количество слов в кадре – 128 (потому что максимальное количество подключаемых каналов 128), поэтому максимальная длина кадра равна 4096 бит(32*128).
7.Формат данных передаваемых кодеком aic23
Т.к. в данной системе используется стереокодек, он имеет левый и правый каналы. Соответственно, сигнал LRCIN определяет, какой из каналов стереокодека будет работать. Сигнал LRCIN также является сигналом синхронизации кадра.
Если не выдержать формат последовательного устройства, оно отказывается работать. Также последовательное устройство не будет работать, если к нему неправильно обратиться.
8.McBSP на стартовом наборе DSK
В последовательных устройствах важное значение имеет вопрос синхронизации. Если произойдет рассинхронизация устройства, оно перестает правильно работать, либо не работает вообще.
При соединении двух МП необходимо точно определиться, какой из них будет формировать сигнал синхронизации.
Если мы задаем синхронизацию кадра, то автоматически задается синхронизация каждого бита, т.к. имеется один источник синхронизации.
11.Результат генерации файла audioappcfg_c.c CSL GUI
MCBSP_Config – конфигурационная структура MсBSP, содержит описание всех регистров McBSP.
C55XX_DMA_MCBSP_hMcbsp = MCBSP_open(MCBSP_PORT2, MCBSP_OPEN_RESET) – функция открытия порта, позволяет назначить № открываемого McBSP-порта и передать параметры работы порта.
MCBSP_config(C55XX_DMA_MCBSP_hMcbsp, &mcbspCfg2) – функция, выполняющая конфигурацию открытого порта конфигурационной структурой. Правильная конфигурация позволяет считывать данные из порта и записывать данные в порт без ошибок.
12.Инициализация кодека
DSK5510_AIC23_Config – конфигурационная структура.
13.Синхронизация McBSP с DMA
Запись и чтение данных происходит абсолютно параллельно.
Биты RRDY и XRDY устанавливаются в регистре состояния соответствующего канала, по данному биту вырабатывается событие для DMA. Бит RRDY выставляется, когда данные из RBR переписаны в DRR.
DMA всегда использует эти сигналы, (т.к. если их нет, то DMA работает на пределе).
14.Конфигурирование передающей части McBSP
Происходит копирование из буфера в McBSP2 с помощью DMA.
Данные отправляются в DMA, затем во входной буфер данных DXR канала McBSP2. Как только данные запишутся, будет выработан сигнал XEVT2, который пойдет в DMA. После этого происходит смещение указателя на передаваемые данные. Так будет продолжаться до тех пор, пока не будут преданы все данные.
DMACSDP – регистр, определяет действия выполняемые над передаваемыми и принимаемыми данными.
DMA_DMACSDP_DST_PERIPH – источник – периферия.
DMA_DMACSDP_SRC_SARAM – приемник – память SARAM.
DMA_DMACCR_DSTAMODE_CONST – индекс без изменений для источника.
DMA_DMACCR_SRCAMODE_POSTINC – построчный инкремент для памяти приемника.
DMA_DMACCR_FS_DISABLE – необходимость реакции на сигнал синхронизации.
DMA_DMACCR_SYNC_XEVT2 – сигнал синхронизации: сигнал готовности передачи данных от McBSP2.
Адреса приемника и источника указываются со смещением.
&_MCBSP_DXR12 – будут передаваться данные, длина слова которых не превышает 16 бит.
Канал DMA адресует память байтами, DMA_AdrPtr возвращает адрес в словах, поэтому выполняется сдвиг влево на 1.