Глобальное разрешение прерываний в с5510

ST1_55 – регистр статуса/

INTM – все прерывания разрешены (все сигналы прерываний будут доходить до ядра процессора, и он их будет обрабатывать).

Внешние прерывания С5510

6 маскируемых внешних прерываний(INT0-5) – должны быть в «1»

2 два не маскируемых внешних прерывания(NMI, RESET)

Сигнал подтверждения прерывания низкий уровень (IACK)

Если внешние прерывания не используются, то нужно гарантированно исключить приход сигналов (помехи) на эти выводы.

EHPI – Enhanced Host Port Interface – расширенный хост-порт интерфейс.

Регистр флагов прерывания(IFR) – регистрирует события (прерывания), т.е. после того как прерывание произошло, оно выставляет флаг в IFR, который уже потом пропускается или не пропускается через IER.

Флаг прерывания в регистре IFR будет равен «1» до тех пор, пока прерывание не будет обработано.

Прерывание можно упустить, так как по IFR не видно сколько раз происходило прерывание.

Чтобы работать с прерыванием необходимо выполнение следующих условий:

1. INT(прерывание) генерируется.

2. Локальное разрешение есть.

3. Глобальное разрешение есть.

Регистры флагов прерываний IFR0 и IFR1 аналогичны регистрам IER0 и IER1.

Данный регистр нельзя изменить программно.

Действия при возникновении прерывания

Прерывания PC -> Стек (16 либо 32 бита в зависимости от конфигурации стека)	Копирование PC в стек
Регистры -> Стек	Сохранение регистров в стек
1 -> INTM	Глобальное запрещение прерываний
ISR адрес -> PC	Загрузка в PC адреса ISR
0 -> IACK вывод	Перевод IACK сигнала в «0» (подтверждение прерывания)
0 -> IFR0/1 (n)	Очищение соответствующего флага прерываний

!!!Изначально все прерывания запрещены.

21-Контроллер прямого доступа к памяти

1.Структура связи dma с памятью/периферией

Чтобы сократить загруженность ЦП применяется DMA. В нем существуют 6 каналов, которые обеспечивают пересылку данных между 3 основными модулями, а также свободу доступа к периферии.

Имеется доступ к SARAM, DARAM, EMIF (обеспечивает связь с внешней памятью), Периферии.

ЦП имеет больший приоритет, чем каналы DMA. Если попытаться передавать одновременно данные с DMA и без него, то может возникнуть конфликт между ЦП и контроллером DMA.

У каждого канала имеется внутренний FIFO буфер, который позволяет уменьшить количество конфликтов.

3.Прямой доступ к памяти

•Элемент: 1, 2, или 4 байта (канал DMA имеет возможность упаковки: байт, слово, двойное слово)

•Кадр: группа из 1 до 64K элементов

•Блок: группа из 1 до 64K кадров

•Макс. возможность: 2 16-бит передач (R/W) за цикл

Счетчики, которые инкрементируют адрес, 16-тиразрядные. Следовательно, 2¹⁶ = 64К. Это и есть максимальный размер кадра. Максимальное количество информации, которое можно передать = 4*64К*64К.

В DMA имеется возможность манипулирования количеством принимаемых и предаваемых кадров. Для передачи и приема необходимо знать адреса передатчика и приемника. В приемнике может осуществляться сортировка данных.

Можно предавать два 16-ти битных числа (чтение/запись) за один цикл работы.