Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Лекции_Основы_Архит_ИС__для_ЭКЗ_2014_ФГОС-3.doc
Скачиваний:
45
Добавлен:
22.02.2015
Размер:
1.72 Mб
Скачать

Системный порт рс/ат

Восьмибитный системный порт с адресом 61hпришел в архитектуру АТ на смену порту 8255, поскольку обслуживание клавиатуры перешло на микроконтроллер 8042, а переключатели конфигурации заменили наCMOS– память, функции системного порта РС/АТ свелись к следующим

- управление звуком;

  • разрешение и идентификация немаскируемых аппаратных прерываний NMI.

Назначение бит системного порта АТ (061h):

-7R– РСК – ошибка четности ОЗУ или сигнал –SERR# на шине РСI;

- 6R–IOCHK- ошибка на шине;

- 5R– Т20 - выход второго канала системного таймера;

- 4R–RFD– регенерация памяти;

-3R/W–EIC– разрешение контроля канала;

-2R/W–ERP– разрешение контроля ОЗУ и сигналаSERR# шины РСI;

-1 R/WSPK– управление звуком;

-0 R/WT2G– вход второго канала системного таймера;

(R– бит доступен для чтения;W– бит доступен для записи)

Системный таймер

В IBMPCс микропроцессорами доi286 использовались микросхемы 8253 и 8254, представляющие собой трехканальные программируемые счетчики – таймеры.

На системных платах с более современными микропроцессорами функции системного таймера берет на себя chipset(сверхбольшая интегральная микросхема).

Системный таймер содержит три канала. Каждый канал содержит регистр - защелку и счетчик, разрядность которых 16 бит.

Внутренние счетчики таймера имеют разрядность 16 бит, но обмен с ними возможен только 8 –битными данными.

При этом можно задавать значение только младшего байта счетчика (LSB), только старшего байта (MSB) или обоих (LSB/MSB), причем сначала передается младший, а потом старший байт.

Назначение каналов таймера

- генерация прерываний от системных часов;

- генерация запросов на регенерацию памяти;

- генерация звуковых сигналов.

Входная частота всех каналов 1,19318 МГц. Программирование таймера осуществляется записью байт в управляющий регистр по отдельности для каждого канала. Адрес управляющего регистра 043h.

Структура управляющего регистра

Биты 7,6 - выбор канала 0,1,2. 00 – канал 0; 01 – канал 1; 10 – канал 2.

Биты 5,4 – режим обращения:

00 – защелка текущего значения,

01 – LSB– только младший байт;

10 – MSB– только старший байт;

11 – LSB/MSB– сначала младший, затем старший байт (два байта).

Биты 3-1 – режим счетчика:

000 – прерывание по счетчику;

001 – ждущий мультивибратор (одновибратор);

Х10 – генератор частоты;

Х11 – генератор меандра (скважность равна 2, т.е. длительность нулевого сигнала равна длительности единичного сигнала);

100 – счетчик события с разрешением

101 – счетчик событий с перезапуском

Бит 0 – 0 – двоичный счетчик (BIN), 1 -BCD– двоично-десятичный счетчик.

Назначение каналов системного таймера

040RW

Канал 0 – управление системными часами (генерация IRQ0 каждые 54,936 мс – 18,206 Гц). Конфигурирование канала: режим 3;LCB/MSB,Binary, счетчик равен 0 (соответствует коэффициенту деления 65536).

041RW

Канал 1 – регенерация памяти (DRQ0 для ХТ, логика регенерации для АТ). Конфигурирование канала: режим 2,LSB, Binary,коэффициент деления 12h(18).

042RW

Канал 2 – генератор звука. Вход GATEот бита 0 порта 061h. Конфигурирование канала: режим 3,LSB/MSB,Binary.

RWбит доступен для записи и считывания