- •Вопросы к экзамену
- •Основные характеристики эвм
- •Характеристики эвм
- •Принципы построения эвм
- •Классификация памяти
- •Пакетный цикл
- •Модули оперативной памяти
- •3 Dimm модули
- •Модули первого поколения
- •Модули второго поколения
- •Банк памяти
- •Кэш память
- •Кэш 1 уровня (cache Level l1)
- •Архитектура Cache – памяти
- •Алгоритмы кэширования
- •Обратный код.
- •Для восьмиразрядной сетки в равно
- •Дополнительный код.
- •1 Форматы целых чисел со знаком.
- •2 Целые данные без знака.
- •3 Двоично-десятичные данные. Всd формат
- •4 Данные с плавающей точкой или вещественные числа
- •Преобразование вещественного числа из двоичной системы в десятичную систему.
- •5. Символьные данные
- •Регистры общего назначения микропроцессора
- •Арифметико–логическое устройство микропроцессора. Регистр флагов
- •Сегментированная модель памяти (только для общего сведения, для экзамена не надо)
- •Диспетчер памяти
- •Формирование физического адреса в реальном режиме работы мп
- •Формирование физического адреса в защищённом режиме работы мп.
- •Шины расширения (Expansion bus)
- •Постоянное запоминающее устройство
- •Состав программного обеспечения пзу ibm pc at
- •Состав пзу:
- •Система прерываний
- •Аппаратные прерывания мп
- •Системный порт рс/ат
- •Системный таймер
- •Структура управляющего регистра
- •Назначение каналов системного таймера
- •Канал управления звуком рс Speaкer
3 Dimm модули
3.1 DIMM 168pin (Dual-In-line-Memory-Mobule)
Разрядность ячейки памяти 64б (8байт). По внутренней архитектуре близки к SIMM72pin, но имеют удвоенное количество управляющих линий.
Используется контроль ECC (Error Cheking and Cоrrecting Memory). Этот контроль позволяет обнаруживать и исправлять одиночные ошибки, либо обнаруживать двойные ошибки. Информационный байт сопровождается несколькими контрольными битами, которые контролируют на чётность определенные разряды информационного кода. На приёмной стороне рассчитываются значения контрольных битов, и если код не нулевой – произошла ошибка. Двоичный код контрольных битов указывает номер разряда, в котором произошла ошибка.
Модули первого поколения
Часть адресных и управляющих сигналов буферизированы. Модули создают минимальную нагрузку на шину памяти, но буферные ИМС вносят дополнительную задержку ≈ 5 нс.
Модули комплектуются ИМС асинхронной DRAM(FPM,EDO,BEDO). Напряжение питания в основном 5 В. Применяется параллельная идентификация – параметры: быстродействия, скорость и типа ИМС, передаются через 8 выводов идентификацииPD8-PD1.
Ёмкость модулей от 8 МБ до 256МБ
Модули второго поколения
Комплектуются ИМС FPM,EDO,SDRAM
В модулях используется последовательная идентификация параметров по двухпроводному интерфейсу I2C. Параметры идентификации хранятся в энергонезависимой памяти 24С02 (EEPROM)
Используются модули, у которых входные – выходные цепи не буферизированы, эти модули сильнее загружают шину памяти, но позволяют реализовать максимальное быстродействие. Можно подключить 1-4 модуля. Емкость модулей 8 МБ- 512 МБ.
Используются модули синхронной памяти, у которых адресные и управляющие сигналы буферизированы регистрами (RegisteredDIMM) Эти модули меньше загружают шину памяти, что позволяет получить больший объём памяти . Объём модулей 64МБ – 1024 МБ
3.2 DIMM – 184 pin
Комплектуются ИМС DDRSDRAM
Ключ один между 52 и 53 контактами. Если ключ смещён влево Uпит- 2,5В, если по центру – 1,8В. Есть модули, использующие буферизацию регистрами и без них. Идентификация последовательная. Емкость модулей от 64МБ до 1ГБайта.
3.3 DIMM – 240 pin
Комплектуются ИМС DDR2SDRAM
Напряжение питания 1,8В. Есть модули, использующие буферизацию регистрами и без них. Идентификация последовательная. Емкость модулей от 256МБ до 4ГБайт.
Банк памяти
Банк определяет наименьшее количество памяти, которое может быть адресовано процессором за один раз, что соответствует разрядности шины данных процессора.
Банк обеспечивает равенство шины данных МП (микропроцессор) и разрядности ячейки памяти. Согласно этому определению в банке устанавливается определенное количество модулей памяти с целью увеличения разрядности ячейки ОП.
Модули в банке должны иметь одинаковый тип ИМС, т.к. работают одновременно.
Разрядность шины данных МП.
-
МП
Шины данных (бит)
8086
16
8088
8
80286
16
80386
32
80486
32
Pentium +
64
Например, МП 80486, SIMM72pin, организация модуля 2Мх32
Шина данных МП –32, следовательно, разрядность ячейки должна быть 32 бита, для этого банк должен содержать один модуль, т.к. разрядность ячейки модуля 32 бита.
Например, МП PentiumSIMM2Мх32
Шина данных МП –64, следовательно, разрядность ячейки должна быть 64 бита, для этого банк должен содержать два модуля, при этом организация банка - -2Мх64 или 2Мх8Б, емкость банка - 16МБ.
Например, SIMM4Мх36, организация ИМС 4Мх4. Шина данных МП 64. Максимальное количество адресов, формируемое контроллером памяти 16М. предлагается ответить на вопросы:
- количество ИМС на модуле
организация модуля 4Мх36
организация ИМС 4Мх4
36:4=9 ИМС
- Размер банка по определению банка
64 бит = 8 байт
- Минимальное количество модулей и полученный при этом объём памяти
шина данных МП 8 байт, разрядность ячейки модуля 32 (4 байта)
Количество модулей в банке:
ШД МП: разрядность ячейки = 8:4=2
Объём модуля 4Мх4Б = 16 МБ
Организация банка 4Мх64 (Организация указывает количество ячеек (4М) и разрядность ячейки (64 бита)
Объём памяти 16МБ х 2 = 32МБ Объём модуля 4Мх4Б=16МБ
- Максимальное количество модулей памяти и полученный объём памяти
Для определения количества банков следует максимальное количество адресов ОП разделить на количество адресов в банке
16М : 4М=4 банка
Максимальное количество модулей
4 банка х 2 модуля=8 модулей
Объём памяти 16МБ х 8=128МБ
-Используется контроль или нет?
Да, т.к. 32+4=36, т.е 32 бита информационных и 4 бита контрольных.