- •Схемотехника эвм
- •Часть 1
- •Содержание
- •Предисловие
- •Введение
- •1. Основные определения и характеристики схем цифровых устройств
- •1.1. Основные определения в области микросхемотехники
- •1.2. Основные обозначения на схемах
- •1.3. Основные положения модели поведения полупроводниковых приборов
- •1.3.1. Полупроводниковый p-n-переход.
- •1.3.2. Полупроводниковый диод
- •1.3.3. Биполярный транзистор
- •1.3.4. Полевой транзистор
- •2. Основные понятия алгебры логики
- •Введение в алгебру логики
- •Булевый базис
- •2.3. Произвольные функции и логические схемы
- •Законы булевой алгебры
- •2.5. Положительная и отрицательная логика
- •3. Цифровые интегральные микросхемы
- •3.1. Параметры микросхем
- •3.2. Особенности логических элементов различных логик
- •3.2.1. Диодно-транзисторная логика
- •3.2.2. Высокопороговая логика
- •3.2.3. Транзисторно-транзисторная логика
- •Универсальные (стандартные) серии ттл
- •Микромощные микросхемы ттл
- •Микросхемы ттл повышенного быстродействия
- •Микросхемы ттл с транзисторами Шотки
- •Способ увеличения числа входов и, или
- •Исключающее или
- •Соединение входов и выходов микросхем ттл
- •Неиспользуемые логические элементы ттл
- •Неиспользуемые входы ттл
- •Совместное применение разных серий ттл
- •3.2.4. Типы выходных каскадов Микросхемы с открытым коллектором
- •3.2.5. Микросхемы с тремя логическими состояниями
- •4. Логические элементы на кмоп-транзисторах
- •4.1. Логические элементы на моп-транзисторах
- •4.2. Цифровые микросхемы кмоп
- •4.3. Микросхемы с буферными выходами
- •Основные логические элементы кмоп
- •5. Схемотехника интегральных схем инжекционной логики и эсл
- •5.1. Схемы с непосредственными связями
- •5.2. Схемотехника ис инжекционной логики и2л
- •5.3. Эмиттерно-связанная логика
- •6. Триггеры
- •6.1. Общие сведения о триггерных устройствах
- •6.2. Асинхронный rs-триггер
- •6.3. Триггерные системы
- •6.3.1. Синхронный rs-триггер
- •6.4. Тактируемый d-триггер
- •6.5. Счетный т-триггер
- •6.6. Двухступенчатые триггеры
- •7. Счетчики
- •7.1. Общие положения
- •7.2. Классификация счетчиков
- •7.2.1. Асинхронные суммирующие счетчики с последовательным переносом
- •7.2.2. Асинхронные вычитающие счетчики с последовательным переносом
- •7.2.3. Асинхронные реверсивные счетчики с последовательным переносом
- •7.3. Параллельное соединение счетчиков
- •7.4. Последовательное соединение счетчиков
- •7.5.Синхронные двоичные счетчики со сквозным переносом.
- •7.6.Синхронные двоичные счетчики с параллельным переносом.
- •Библиографический список
6. Триггеры
6.1. Общие сведения о триггерных устройствах
Триггер – это элемент цифрового устройства с двумя устойчивыми состояниями. Под воздействием входного сигнала триггер может переключаться из одного положения в другое, при этом напряжение на его выходе скачкообразно изменяется.
Как правило, триггер имеет два выхода: прямой и инверсный (Q, ). Число входов зависит от структуры и функций, выполняемых триггером. Входы, как и сигналы, подаваемые на них, делятся на информационные и вспомогательные. Информационные сигналы через соответствующие входы управляют состоянием триггера. Сигналы на вспомогательных входах служат для предварительной установки триггера в заданное состояние и его синхронизации. Вспомогательные входы могут при необходимости выполнять роль информационных.
Входы и выходы триггера, как и соответствующие им сигналы, обозначают буквами:
S – раздельный вход установки триггера в единичное состояние (напряжение высокого уровня на прямом выходе Q);
R – раздельный вход установки триггера в нулевое состояние (напряжение низкого уровня на прямом выходе Q);
D – информационный вход (на него передается информация, предназначенная для занесения в триггер);
С – вход синхронизации;
Т – счетный вход;
J – вход установки JK-триггера в единичное состояние (аналог S-входа для RS-триггера);
K – вход установки JK-триггера в нулевое состояние (аналог R-входа).
Триггеры классифицируют по ряду признаков.
По функциональным возможностям выделяют триггеры с раздельной установкой 0 и 1 (RS-триггеры), с приемом информации по одному входу (D-триггеры), счетный Т-триггер, универсальный JK-триггер.
По способу приема информации триггеры подразделяют на асинхронные и синхронные. Асинхронные триггеры реагируют на информационные сигналы в момент их появления на входе. Синхронные – при наличии разрешающего сигнала на специально предусмотренном входе С.
6.2. Асинхронный rs-триггер
Асинхронный RS-триггер имеет два информационных входа: S и R для установки логических 1 и 0 соответственно, а также два выхода – прямой Q и инверсный (Qин).
Схема триггера на логических элементах ИЛИ–НЕ и его условное графическое обозначение приведены на рис. 6.1.
а б
Рис. 6.1. Триггер на логических элементах ИЛИ–НЕ: а – принципиальная схема;
б – условное графическое обозначение
В табл. 6.1 и 6.2 Qt и (Qинt) обозначают уровни, которые были на выходах триггера до подачи на его входы так называемых активных уровней. Активным называют логический уровень, действующий на входе логического элемента и однозначно определяющий логический уровень выходного сигнала (независимо от уровней, действующих на других входах). Для триггера на логических элементах ИЛИ-НЕ активным уровнем является высокий уровень (H-уровень), а для триггера на элементах И-НЕ – низкий (L-уровень). Уровни, подача которых на один из входов не приводит к изменению логического уровня на выходе, называют пассивными. Уровни и(Qинt+1) обозначают логические уровни на выходе триггера после подачи информации на его входы.
Для триггера с прямыми входами при
S = 1 и R = 0 Qt+1 = 1;
S = 0 и R = 1 Qt+1 = 0;
S = 0 и R = 0 Qt+1 = Qt;
S = 1 и R = 1 состояние триггера будет неопределенным, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы (Qt+1 = Qинt+1 = 0), а после окончания их действия триггер может равновероятно принять любое из устойчивых состояний. Поэтому такая комбинация является запрещенной.
Таблица 6.1
S |
R |
Qt |
Qt+1 |
| |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
* |
* |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
* |
* |
Режим S = 1, R = 0 называют режимом записи 1 (так как Qt+1 = 1); режим S = 0, R = 0 называется режимом хранения информации, так как информация на выходе остается неизменной.
Временные диаграммы, иллюстрирующие действие этого триггера, показаны на рис. 6.2. Из них видно, что для каждого опрокидывания триггера нужно чередование сигналов.
RS-триггер на элементах И-НЕ схемно не отличается от рассмотренного ранее на рис. 6.1, но закон функционирования имеет другой вид (рис. 6.3).
Таблица состояний в минимизированной форме:
Таблица 6.2
-
Tакт tn
Tакт tn+1
Rn
Sn
Qn+1
0
0
Qn
0
1
1
1
0
0
1
1
*
Рис. 6.2. Временные диаграммы триггера
а б
Рис. 6.3. Триггер на логических элементах И–НЕ: а – принципиальная схема;
б – условное графическое обозначение
Состояния триггера на элементах И-НЕ для схемы на рис. 6.4.а приведены в табл. 6.3.
Для избежания путаницы, следует обратить внимание на то, что схема на рисунке 6.3.б, в отличие от схемы на 6.3.а, включает в себя входные инверторы. Поэтому и входные сигналы S и R, подаваемые на соответствующие входы, взаимообратные.
Таблица 6.3
Qt |
Qt+1 | ||||
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
* |
* |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
* |
* |
1 |
1 |
1 |
0 |
1 |
0 |
Таблица в минимизированной форме для схемы на рис 6.3.а имеет вид:
Таблица 6.4
Sn |
Rn |
Qn+1 |
0 |
0 |
* |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
Qn |
Здесь установка 1 осуществляется 0 (низким уровнем) на входе S.