- •Схемотехника эвм
- •Часть 1
- •Содержание
- •Предисловие
- •Введение
- •1. Основные определения и характеристики схем цифровых устройств
- •1.1. Основные определения в области микросхемотехники
- •1.2. Основные обозначения на схемах
- •1.3. Основные положения модели поведения полупроводниковых приборов
- •1.3.1. Полупроводниковый p-n-переход.
- •1.3.2. Полупроводниковый диод
- •1.3.3. Биполярный транзистор
- •1.3.4. Полевой транзистор
- •2. Основные понятия алгебры логики
- •Введение в алгебру логики
- •Булевый базис
- •2.3. Произвольные функции и логические схемы
- •Законы булевой алгебры
- •2.5. Положительная и отрицательная логика
- •3. Цифровые интегральные микросхемы
- •3.1. Параметры микросхем
- •3.2. Особенности логических элементов различных логик
- •3.2.1. Диодно-транзисторная логика
- •3.2.2. Высокопороговая логика
- •3.2.3. Транзисторно-транзисторная логика
- •Универсальные (стандартные) серии ттл
- •Микромощные микросхемы ттл
- •Микросхемы ттл повышенного быстродействия
- •Микросхемы ттл с транзисторами Шотки
- •Способ увеличения числа входов и, или
- •Исключающее или
- •Соединение входов и выходов микросхем ттл
- •Неиспользуемые логические элементы ттл
- •Неиспользуемые входы ттл
- •Совместное применение разных серий ттл
- •3.2.4. Типы выходных каскадов Микросхемы с открытым коллектором
- •3.2.5. Микросхемы с тремя логическими состояниями
- •4. Логические элементы на кмоп-транзисторах
- •4.1. Логические элементы на моп-транзисторах
- •4.2. Цифровые микросхемы кмоп
- •4.3. Микросхемы с буферными выходами
- •Основные логические элементы кмоп
- •5. Схемотехника интегральных схем инжекционной логики и эсл
- •5.1. Схемы с непосредственными связями
- •5.2. Схемотехника ис инжекционной логики и2л
- •5.3. Эмиттерно-связанная логика
- •6. Триггеры
- •6.1. Общие сведения о триггерных устройствах
- •6.2. Асинхронный rs-триггер
- •6.3. Триггерные системы
- •6.3.1. Синхронный rs-триггер
- •6.4. Тактируемый d-триггер
- •6.5. Счетный т-триггер
- •6.6. Двухступенчатые триггеры
- •7. Счетчики
- •7.1. Общие положения
- •7.2. Классификация счетчиков
- •7.2.1. Асинхронные суммирующие счетчики с последовательным переносом
- •7.2.2. Асинхронные вычитающие счетчики с последовательным переносом
- •7.2.3. Асинхронные реверсивные счетчики с последовательным переносом
- •7.3. Параллельное соединение счетчиков
- •7.4. Последовательное соединение счетчиков
- •7.5.Синхронные двоичные счетчики со сквозным переносом.
- •7.6.Синхронные двоичные счетчики с параллельным переносом.
- •Библиографический список
6.5. Счетный т-триггер
Триггер со счетным входом представлен на рис. 6.8. Он имеет один управляющий вход Т и два выхода Q и . Информация на выходе такого триггера меняет свой знак на противоположный при каждом положительном (или при каждом отрицательном) перепаде напряжения на входе.
а б
Рис. 6.8. Временная диаграмма (а) и условное обозначение счетного триггера (б)
В сериях выпускаемых микросхем Т-триггеров, как правило, нет. Но триггер такого типа может быть создан на базе тактируемого D-триггера (рис. 6.9, а), если его инверсный выход соединить с информационным входом или на базе RS-триггера (рис. 6.9, б), если соединить соответствующий выход со входом. Как видно из диаграммы, частота сигнала на выходе Т-триггера в два раза ниже частоты сигнала на входе. Поэтому такой триггер можно использовать как делитель частоты и двоичный счетчик.
а б
Рис. 6.9. Схемы счетного триггера на базе D-триггера (а) и RS-триггера (б)
В реальных условиях рассмотренные схемы счетного триггера будут работать лишь при определенной длительности сигнала на входе Т. Обратные связи с выхода триггера на его вход ведут к опасности появления в схеме режима генерации. Действительно, если применяется триггер с управлением уровнем потенциала, то при Т = 1 триггеру, находящемуся в состоянии Q, разрешен прием состояния , и он переключится. Таким образом, покаТ = 1, схема ведет себя как генератор.
С режимом генерации можно бороться путем такого ограничения длительности сигнала Т, при котором триггер успел бы переключиться всего один раз. Практически реализовать это достаточно трудно из-за разброса параметров элементов. Обычно работоспособность счетного триггера обеспечивается применением в рассматриваемой структуре непрозрачных триггеров (двухступенчатых или с динамическим управлением) или внутренних задержек. Схема счетного триггера с формируемой длительностью сигнала на входе и с задержкой в цепи обратной связи D-триггера приведена на рис. 6.10.
На входе триггера включена дифференцирующая цепочка R1C1, которая преобразует потенциальный сигнал в импульсный. Длительность формируемого импульса определяется параметрами RC-цепи. В цепь обратной связи введена задержка, создаваемая элементами R2C2. Подбором параметров RC-цепей можно обеспечить устойчивую работу счетного триггера.
Рис. 6.10. Счетный триггер с преобразованием входного сигнала в импульс
и с задержкой в цепи обратной связи
Разновидностью Т-триггера является ТV-триггер, имеющий управляющий вход V. Таблица истинности и условное обозначение ТV-триггера представлены на рис. 6.11.
Таблица 6.7
а б
Рис. 6.11. Таблица состояний ТV-триггера (а) и его условное обозначение (б)
Из таблицы истинности следует, что при V = 1 ТV-триггер работает в режиме Т-триггера, при V = 0 он переходит в режим хранения информации.