Основные элементы цифровой микропроцессорной техники.

Полупроводниковые запоминающие устройства

4.1 Элементы микропроцессорной техники

Триггеры Интегральные триггеры обычно реализуются на логических элементах И-НЕ, ИЛИ-НЕ. Триггер предназначен для хранения значения одной логической переменной (или значения одноразрядного двоичного числа; при хранении многоразрядных двоичных чисел для запоминания значения каждого разряда числа используются отдельный триггер). В соответствии с этим, триггер имеет два состояния: одно из них обозначается как состояние 0, другое – как состояние 1. Воздействуя на входы триггера, его устанавливают в нужное состояние.

Триггер имеет два выхода: прямой Q и инверс­ный . Состояние, в котором находится триггер, определяется уровнями напряжения на этих выходах: если напряжение на выходе Q соответст­вует уровню лог.0 (Q = 0), то принимается, что триггер находится в состоянии 0, при Q = 1 триггер, находится в состоянии 1. Логический уровень на инверсном выходепредставляет собой инверсию состоя­ния триггера (в состоянии 0= 1, и наоборот).

Триггеры имеют различные типы входов. Их обозначения и назначения:

R (от англ. Reset) —раздельный вход установки в состояние 0;

S (от англ. Set) —раздельный вход установки в состояние 1;

К— вход установки универсального триггера в состояние 0;

J — вход установки универсального триггера в состояние 1;

Т— счетный вход;

D (от англ. Delay) — информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе,

С—управляющий (синхронизирующий) вход.

Наименование триггера определяется типами его входов. Напри­мер, RS-триггер — триггер, имеющий входы типов R и S.

По характеру реакции на входные сигналы триггеры делятся на два типа: асинхронные и синхронные. В асинхронном триггере входные сигналы воздействуют на состояние триггера непосредственно с момен­та их подачи на входы, в синхронных триггерах — только при подаче синхронизирующего сигнала на управляющий вход С.

Асинхронные триггеры

RS-триггер с прямыми входами. Логическая структура триггера пред­ставлена на рис. 4.1а. Триггер построен на двух логических элементах ИЛИ-НЕ, связанных таким образом, что выход каждого элемента под­ключен к одному из входов другого. Такое соединение элементов в устройстве обеспечивает два устойчивых состояния. Переключение триггера из одного устойчивого состояния в другое происходит при подаче активных сигналов на входы.

На рис. 4.2 ,б показано условное обо­значение асинхронного RS-триггера.

а) б) Рис. 4.1

Rs-триггер с инверсными входами

а) б) Рис. 4.2

Логическая структура триггера приведена на рис. 4.1,а. Отличие от логической структуры рассмотренного выше RS-триггера с прямыми входами состоит лишь в том, что здесь использованы логические эле­менты И-НЕ. На рис. 4.2,б показано условное обозначение RS-триггера с инверс­ными входами.

Синхронные триггеры со статическим управлением

Отличие синхронного триггера от асинхронного состоит в том, что синхронный триггер снабжен дополнительным входом, называемым синхронизирующим (этот вход часто называют также тактирующим вхо­дом). Назначение синхронизирующего входа в том, чтобы сигналом на этом входе разрешать прием сигналов с информационных входов (вхо­дов, сигналами на которых производится переключение триггера) в заданные временные интервалы. При отсутствии сигнала на синхрони­зирующем входе информационные входы логически отключаются и сигналы на этих входах не влияют на состояние триггера.

Достоинство синхронных триггеров заключается в том, что они по­зволяют устранять влияние различий в значении задержек в распростра­нении сигнала в отдельных элементах схемы. При этом обеспечивается одновременный прием сигналов разными частями схемы в заданные временные отрезки.

Синхронные триггеры, в свою очередь, делятся на два типа: синхрон­ные триггеры со статическим управлением и синхронные триггеры с динамическим управлением. В первых триггеры реагируют на изменения сигналов на информационных входах, происходящие во время действия сигнала на синхронизирующем входе. Поэтому эти изменения допуска­ются только при отсутствии сигнала на синхронизирующем входе. В синхронных триггерах с динамическим управлением прием сигналов с информационных входов происходит в течение малой длительности фронта (положительного или отрицательного) сигнала на синхронизи­рующем входе. В остальное время информационные входы оказываются логически отключенными и допускаются изменения сигналов на инфор­мационных входах и в течение действия синхронизирующего сигнала (исключая длительность его фронта).

RS-триггер. На рис. 4.3а, б показаны логические структуры синхрон­ного RS-триггера. Как видно из этих структур, синхронный RS-триггер состоит из асинхронного триггера с прямыми (либо инверсными) вхо­дами, на входах R и S которого включены логические элементы И (И-НЕ).

а) б) в) Рис. 4.3

С помощью логических элементов И (И-НЕ) обеспечивается передача активных логических уровней информационных входов S и R синхронного триггера на входы S и R входящего в его состав асинхрон­ного триггера только при уровне лог. 1 на синхронизирующем входе С.

На рис. 4.3 в показано условное обозначение синхронного RS-триггера.

D-триггер. Этот тип триггера имеет лишь один информационный вход D. Вход С — управляющий и служит для подачи синхронизирую­щего сигнала.

Синхронные триггеры, построенные по принципу двухступенчатого запоминания информации

Особенность триггеров с двухступенчатым запоминанием информа­ции состоит в том, что они содержат две триггерные структуры: одна из них образует так называемый ведущий триггер, другая — ведомый триг­гер. Оба триггера функционируют как синхронные триггеры со статическим управлением.

Если на синхронизирующем входе С=1, ведущий триггер устанавливается в состояние, соответствующее сигналам, поступающим на информационные входы. Ведомый триггер, имеющий инверсный синхронизирующий вход, при этом невосприимчив к информации, поступающей на его вход с выхода ведущего триггера. Он продолжает находиться в состоянии, в которое был ранее установлен (в предыдущем тактовом периоде).

При изменении значения С (с С=1 на С=0) ведущий триггер отключается от информационных входов и перестает реагировать на изменения значений сигналов на этих входах; ведомый триггер устанавливается в состояние, в котором находится ведущий триггер. С этого момента на входах устанавливаются значения, соответствующие входным сигналам, поступающим к моменту рассматриваемого фронта сигнала на синхронизирующем входе.

Управление процессами в триггере с двухступенча­тым запоминанием информации за время тактового периода осущест­вляется двумя фронтами сигнала на синхронизирующем входе: на положительном фронте происходит установка ведущего триггера, на отрицательном фронте — ведомого триггера.