lektsii_ORE_2015

Элементы временной задержки в данной схеме играют роль стабилизаторов состояний триггера, и непосредственно на его функциональные свойства не влияют.

В интегральной схемотехнике применяются только синхронные JK-триггеры в силу жестких требований к длительности входных сигналов для асинхронного варианта.

JK-триггеры относятся к универсальным устройствам. Их универсальность имеет двойственный характер. Во-первых, эти триггеры с равным успехом могут быть использованы в счетчиках, регистрах, делителях частоты и других электронных узлах, во-вторых, путем определенного соединения выводов они легко обращаются в триггеры других типов.

Для получения T-триггера достаточно объединить вход J и K и подавать на них входные импульсы. Это будет вариант синхронного T- триггера. В асинхронном варианте T-триггера на входы J и K подают сигнал логической единицы, а входные импульсы поступают на вход синхронизации

(рис.39).

а б в

Рис. 39. Использование JK-триггера в качестве: а – D-триггера; б – асинхронного T-триггера; в – синхронного T-триггера

Рассмотренные JK-триггеры являются одноступенчатыми.

Однако более устойчивыми в работе являются двухступенчатые триггеры, поскольку обе ступени тактируются поочередно, что предупреждает паразитную генерацию в схеме.

ПРИНЦИП ДЕЙСТВИЯ СЧЕТЧИКОВ ЭЛЕКТРИЧЕСКИХ ИМПУЛЬСОВ.

Счетчиком называют цифровое устройство осуществляющее счет поступивших на его вход импульсов. Количество импульсов, через которое повторяется исходное состояние счетчика, называют коэффициентом счета (модулем счета) Ксч. Счетчики состоят из цепочки последовательно включенных триггеров. Разрядность счетчика, а следовательно, и число триггеров N определяются Ксч.

По коэффициенту пересчета различают счетчики двоичные (Ксч = 2N, где N — разрядность счетчика), десятичные (Ксч = 10N, где N — количество декад счетчика), с произвольным постоянным Ксч, с изменяемым Ксч (программируемые). По направлению счета счетчики делятся на суммирующие, вычитающие, реверсивные.

Счетчик называют суммирующим, если после каждого очередного импульса цифровой код на выходе счетчика увеличивается на единицу.

В вычитающем счетчике после каждого импульса на входе счетчика цифровой код на выходе уменьшается на единицу.

Счетчики, в которых возможно переключение с режима суммирования на режим вычитания, называются реверсивными.

По своей структуре счетчики делятся на последовательные, параллельные и параллельно-последовательные. Последовательный двоичный счетчик образован цепочкой последовательно включенных счетных триггеров. В параллельном счетчике счетные импульсы подаются одновременно на входы всех разрядов счетчика.

Параллельные счетчики имеют большее быстродействие по сравнению с последовательными. Параллельно-последовательные счетчики имеют высокое быстродействие и большое значение коэффициента пересчета.

Асинхронный (последовательный) двоичный счетчик. Асинхронные двоичные счетчики строят из цепочки счетных триггеров,

соединяя выход предыдущего с входом последующего.

Результат счета отображается на выходах счетчика в виде параллельного двоичного кода числа сосчитанных импульсов.

Коэффициент счета Ксч = 2N. Так как из 2N состояний одно приходится на нулевое

состояние, то максимальное число, при котором счетчик полностью заполняется единицами, равно 2N-1.

На рис. 1 изображены четырехразрядный двоичный счетчик на Т- триггерах, срабатывающих по срезу входного сигнала, и временные диаграммы, описывающих его работу. С приходом каждого следующего

импульса параллельный двоичный код на выходе счетчика увеличивается на единицу. Число сосчитанных импульсов, после которых счетчик заполняется единицами, равно 15. По срезу 16-го импульса последовательно опрокидываются все триггеры, и счетчик переходит в исходное нулевое состояние. Поэтому 16-й импульс называют

также и нулевым.
Счетчики с	произвольным		модулем		счета
Ксч строятся на основе микросхем			двоичных		и
двоично-десятичных счетчиков. Одним			из	способов
получения произвольного		значения	модуля		счета
является использование	цепи	обратной			связи,

сбрасывающей его в нулевое состояние, как только суммирующий счетчик переходит в состояние, равное Ксч.

Для счетчика с Ксч = 10 нужны четыре триггера. Счетчик должен иметь десять устойчивых состояний (0, 1, …, 9). В том такте, когда он должен был перейти в одиннадцатое устойчивое состояние (число 10), его необходимо установить в исходное нулевое состояние. Для такого счетчика можно использовать

любой четырехразрядный счетчик (рис. 2) с цепями обратной связи с выходов, соответствующих числу 10 (т.е. 2 и 8), на входы установки счетчика в 0 (вход R). В самом начале одиннадцатого состояния на обоих входах элемента И микросхемы появляются логические 1, вырабатывающие сигнал сброса всех триггеров счетчика в нулевое состояние

Рассмотренный счетчик является двоичным эквивалентом счетной декады, представляющим любую десятичную цифру ее двоичным кодом. Поэтому такой счетчик называют двоично-десятичным, а его выходной код – двоично-десятичным кодом (или кодом 8421).

Кольцевой счетчик можно получить из регистра сдвига, если выход последнего триггера соединить с D – входом первого (рис. 4). Перед началом счета, импульсом начальной установки, в нулевой разряд счетчика (Q0) записывается логическая 1, в остальные разряды – логические 0. С началом счета каждый из приходящих счетных импульсов Т переписывает 1 в следующий триггер.

Число поступивших импульсов определяется по номеру выхода, на

котором имеется 1. Предпоследний (n – 1) – импульс переведет в единичное состояние последний триггер, а n – импульс переписывает единичное состояние на выход нулевого триггера, и счет начинается сначала. Коэффициент счета кольцевого счетчика равен числу триггеров (Ксч = N). Изменяя число триггеров N можно построить счетчик с произвольным коэффициентом счета.

Главная область применения кольцевых счетчиков – распределители импульсов, создающие необходимую временную последовательность управляющих сигналов.

ЛЕКЦИЯ №32

Параллельный двоичный счетчик

Рис. 4. Параллельный суммирующий двоичный

счетчик с K сч. = 8

В

качестве триггеров выбраны универсальные JK-триггеры, особенностью которых является наличие логики типа ЗИ на входах J и K и дополнительных R S входов с инверсным асинхронным управлением.

Цифровые регистры Цифровые регистры - это устройства, предназначенные для хранения

и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел.

Кроме триггеров регистры содержат также комбинационные схемы, предназначенные для ввода и вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в регистрах хранится, как правило, в течение некоторого количества тактов.

параллельные регистры (регистры памяти),

последовательные регистры (регистры сдвига),

параллельно-последовательные регистры (например, ввод в

параллельном коде, вывод – в последовательном и наоборот).

Врегистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига – за n тактов, где n – разрядность чисел.

По способу ввода-вывода регистры подразделяются на однофазные и парафазные. В однофазных ввод (и вывод) производится только в прямом или только в обратном коде, в парафазных возможен ввод и вывод как в прямом, так и в обратном кодах.

Впараллельных регистрах можно производить поразрядные логические операции с хранимым числом и вновь вводимым. Вид логических операций зависит от типа триггеров, составляющих регистр, и комбинации сигналов управления.

Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел и т. д.

Параллельные регистры

Структурная схема регистра этого типа представлена на рис. 47.

Рис. 47. Структура параллельного регистра (памяти)

Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах A при поступлении определенного уровня (С = 0 или С = 1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые D-триггеры, если информация поступает в виде однофазных сигналов, или RS-триггеры, если информация поступает в виде парафазных сигналов (рис. 48)

Рис. 48. Регистры памяти: а – однофазный; б – парафазный Предварительная очистка регистра производится с помощью асинхронных входов Rа установки триггеров в нулевое состояние.

Последовательные регистры

В регистре с последовательным вводом производится последовательный сдвиг поступающей на вход информации на один разряд вправо или влево в каждом такте синхросигналов

Последовательные (сдвигающие) регистры представляют собой цепочку разрядных схем, связанных цепями переноса.

В однотактных регистрах со сдвигом на один разряд вправо (рисунок 7 ) слово сдвигается при поступлении сигнала синхронизации. Вход и выход последовательные (DSR – Data Serial Right).

На рисунке 8 показана схема регистра со сдвигом влево (вход данных DSL – Data Serial Left),

Hа рисунке 9 иллюстрируется принцип построения реверсивного регистра, в котором имеются связи триггеров с обоими соседними разрядами, но соответст-вующими сигналами разрешается работа только одних из этих связей (команды «влево» и «вправо» одновременно не подаются).

Рисунок 7. Схема право-сдвигающего регистра

Рисунок 8 . Схема лево-сдвигающего регистра

После поступления m синхроимпульсов весь регистр оказывается заполненным разрядами числа А, и первый разряд числа (A0) появляется на выходе Q0 регистра. В течение последующих m синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным.

Рисунок 9 . Схема реверсивного регистра Для построения реверсивного сдвигового регистра необходимо между

его триггерами включать устройства управления направлением сдвига. Эти устройства в зависимости от единичного сигнала, поступившего либо по

шине Tс. прав. , либо по шине Tс. лев. , должны подключать входы каждого триггера регистра к выходам предыдущего или к выходам последующего

триггеров (рис. 51).

Микроэлектронные функциональные цифровые узлы комбинационного типа

Интегральные логические элементы являются основой для построения цифровых устройств, выполняющих более сложные операции и относящихся

кклассу комбинационных устройств. Основные из них:

дешифраторы и шифраторы;

мультиплексоры и демультиплексоры;

двоичные сумматоры;

цифровые компараторы

преобразователи кодов и др.

СУММАТОРЫ Сумматоры - это цифровые функциональные устройства,

предназначенные для выполнения операции сложения чисел, представленных в различных кодах.

По характеру действия сумматоры подразделяются на комбинационные, не имеющие элементов памяти, и накапливающие – запоминающие результаты вычислений при снятии входных сигналов.

Сумматор по модулю два - Это устройство с двумя входами (а и b), на выходе у которого сигнал "1" появляется только в том случае, когда на входах действуют противоположные сигналы, т. е. "0" и "1". Сумматор не обладает памятью.

Eго таблица истинности и логическое уравнение имеют вид:

Название ―по модулю два‖ этот сумматор получил потому, что y соответствует значению младшего разряда при суммировании одноразрядных двоичных чисел A и B. Построим в базисе И–НЕ схему сумматора по модулю два (рис. 21)

Рис. 21. Реализация сумматора по модулю два:

а – принципиальная схема; б – функциональная схема

Полусумматор - Обеспечивает операцию сложения двух одноразрядных двоичных чисел a и b.

Так как при a = 1 и b = 1 получается перенос единицы в следующий разряд, полусумматор должен иметь два выхода: с одного снимается сигнал суммы по модулю два, а с другого - сигнал переноса.

Таблица истинности полусумматора и его логические уравнения имеют вид:

P' = ab

Реализация полусумматора в базисе И–НЕ представлена на рис. 22

Рис. 22. Схема полусумматора:

а – реализация в базисе И–НЕ; б – условное обозначение

Условное обозначение полусумматора на схемах – HS (halfsum – полусумма), а полного сумматора – SM.

Полный сумматор - Это устройство для сложения трех одноразрядных двоичных чисел a, b, c, где c - сигнал переноса из предыдущего младшего разряда. Имеет два выхода S (сумма) и Р (перенос).

Полный сумматор можно построить из двух полусумматоров (рис. 23), отсюда и название – полусумматор, используя следующие логические уравнения

Рис. 23. Полный сумматор

На основе полного сумматора можно построить суммирующие устройства параллельного или последовательного действия для сложения многоразрядных двоичных чисел.

В цифровой схемотехнике операцию вычитания обычно заменяют сложением уменьшаемого с вычитаемым, представленным в дополнительном коде, поэтому вычитатели могут быть выполнены на основе сумматоров.

Дешифраторы, шифраторы, преобразователи кодов Шифратор - Комбинационное устройство, преобразующее

управляющий сигнал на одном из входов в соответствующий двоичный код. Дешифратор - Комбинационное устройство, позволяющее

преобразовать n-разрядный двоичный код в позиционный 2n-разрядный код. Имеет n входов и 2n или меньше выходов. В зависимости от входного набора сигнал 1 появится только на одном определенном выходе, а на всех остальных выходах будут сигналы 0.

Условное обозначение дешифратора и шифратора приведено на рис. 24:

а б Рис. 24. Условное обозначение:

а – дешифратор; б – шифратор

Мультиплексоры, демультиплексоры Демультиплексор - (распределитель) устройство, передающее сигнал,

поступивший на его вход x, на один из S выходов в зависимости от управляющего сигнала (УС), заданного двоичным кодом.

Структура демультиплексора имеет вид (рис. 25):

Рис.25. Структура демультиплексора Демультиплексоры по своей логике работы близки к дешифраторам. Если на

вход x подать логическую единицу, то показанный на рис. 25 демультиплексор превращается в дешифратор. Поэтому некоторые

промышленно выпускаемые дешифраторы могут выполнять функции демультиплексоров.

Мультиплексор - Устройство для коммутации информации, поступающей по нескольким входным каналам, на один выходной канал в зависимости от управляющего сигнала, заданного двоичным кодом.

Если мультиплексор имеет n-разрядный управляющий сигнал, то количество коммутируемых входов – 2n (рис.

26).

ЛЕКЦИЯ №33

МИКРОПРОЦЕССОРЫ

Микропроцессор,иначе, центральный процессор -Central Processing Unit (CPU) - функционально законченное программно-управляемое устройство обработки информации,выполненное в виде одной или нескольких больших (БИС)или сверхбольших(СБИС) интегральных схем.

Микропроцессор выполняет следующие функции:

чтение и дешифрацию команд из основной пам яти;

чтение данных из ОП и регистров адаптеров внешних устройств;

прием и обработку запросов и команд от адаптеров на обслуживание ВУ;

обработку данных и их запись в ОП и регистры адаптеров ВУ;

выработку управляющих сигналов для всех прочих узлов и блоков ПК.

Принцип работы микропроцессора.

Схема процессора в упрощенном варианте выглядит следующим образом. В состав МП (рис. 1 ) входят арифметическо-логическое устройство, устройство управления, блок внутренних регистров(команд и данных)

Н рис 2 показана Архитектура типичной небольшой вычислительной системы на основе микропроцессора