2.3.3. Команди організації циклів. Синтаксис команд
Структура циклов
<метка>:
Тело цикла
Loop <метка>
Команда loop выполняет уменьшение значения в регистре сх на единицу.
Пример
mov cx, 10
jcxz label;
cycle;
dec cx;
loop cycle;
label: ;
<метка>:
Loopne <метка> ; уменьшение значения сх на единицу; если zF=0 cx=cx-1
Переход на на <метку> внутри сегмента цикла
Если zF=1 переход на <метку> вне cегмента
2.3.4. Префікс повторення команд передачі даних. Приклад.
mov cx, 3
rep mov ax, bx
Команда повторяется сх раз.
Тема 2.4: Організація обміну даними. Пересилка даних. Ввід/вивід даних в порт.
2.4.1 Команди передачы даних. Синтаксис команд
mov <операнд-источник>, <операнд-приемник>;
операнд-источник ->операнд-приемник
xchg <операнд 1>, <операнд 2>;
операнд 1<->операнд 2
xchg – команда двунаправленной пересылки
2.4.2. Команди встановлення та збросу флагів
Позволяет принудительно установить значение флагов.
STC; устанавливает CF=1
CLC; сбросить флаг в CF=0
Пример
STC; CF=1
jc label ; есть перенос перейти на label
2.4.3 Команди напрямку переміщення по строчці
STD - установка DF=1
CLD - установка DF=0
DF используется для указания направления движения при побитном анализе.
2.4.4 Загрузка адресу змінної в памяті
LEA – регистр, <операнд>
Загружает в регистр относительный адрес операнда.
MOV регистр, offset <операвнд>
Команда загружает в регистр относительный адрес операнда со смещением.
(оffset <начальный адрес> + <смещение>)
Тема 2.5: Структури даних. Операції з масивами. Використання підпрограм.
2.5.1. Пряма адресація. Доступ до змінної в памяті.
.data
mem 1 dw 1 Deh
.code
mov AX, mem 1; AX<- [1DFh]
lea SI, [AX+0Fh]; SI<-[1DFh+0Fh]
2.5.2. Базова адресація. Сегментна адреса.
Пример доступа к ячейке памяти с базовым адресом А020
mov si, A020h; si <- значение элемента
mov ax, [si]; ax<- значение по адресу А020h
2.5.3. Індексна адресація із зсувом. Ефективний адрес операнду
Используется для доступа к произвольным элементам массива.
.data
base dw 0Fh
shift dw 1DFFh
.code
mov bx, base; bx<-base
mov di, shift; di<- shift
lea si, [bx+di]; si<-[bx+di]
mov ax, [si]; ax<- значение по адресу si
2.5.4. Базово-індексна адресація. Формування адресу в памяті
Формирование адреса
.date
Mem dd EFFh
.code
Mov dx, mem
2.5.5. Використання ефективного адресу прироботі з масивами
Пример организации доступа к элементам массива
.data
mas db -1,0,3,-8,0
.code
lea ax, mas; получение относительного адреса первого элементав массива
mov bx, 2h; формируем смещение в 2 байта
mov dx, [ax+bx]
2.5.6. Використання підпрограм. Синтаксис команди.
Call <метка>
; точка выхода из подпрограммы
; конец сегмента данных
<metka>
; тело подпрограммы
ret
Тема 3.1: Структурна організація мікропроцесорів сімейства i8080.
3.1.1. Регістри даних загального призначення.
Ці вісім регістрів доступні для зберігання проміжних даних і вказівників. Вони є 16 – ти розрядними регістрами АХ, ВХ, СХ, ДХ, ВР, SI, SP.,DI.
Соответствуют типу даных dv , которые могут быть занесены в эти регистры. Эти регистры используются для выполнения арихметических и логических операций: сложение(add) вычисление(sub) сложение(and).
Типичным представителем 8-разрядного МП есть Intel8080, КР 580.
МП имеет 8-разрядную шину данных и 8-разрядное операционное устройство, 16-разрядную шину адреса. МП, выполненный на основе n-МОП технологий. Питание имеют уровни 12В, ±5В.
8080 является однокристальным микропроцессором, работающим с 8-разрядной шиной данных и 16-разрядной шиной адреса. Управляющие сигналы передаются по шине управления. Шины отделены друг от друга. Структура Intel 8080 приведена на рис. 1.
