Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
схемотехника шпоры на гос..docx
Скачиваний:
5
Добавлен:
18.11.2018
Размер:
70.39 Кб
Скачать

4. Регистры.

Регистры самые распространенные узлы цифровых устройств они опериентируют множеством переменных составляющих слова, при этом над словами выполняются ряд операций: прием, выдача, хранение, сдвиг. Регистры состоят из разрадных сх в которых имеются триггеры, логические элементы.4.2Класиффикация регистров: по количеству линий передачи переменных. – однофазные, -парофазные; по системе синхронизации – однотактные, - двухтактные, - параллельно – последовательные.4.3В параллельных регистрах приемы и выдачи слов производят по всем разрядам одновременно, в них хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразрваниям.В Последовательных регистрах слова принемают и выдаются разряд за разрядом, их еще называют СДВИГАЮЩИМИ, т.к тактирующие сигналы при вводе и выводе слов перемещают их в разрядной сетке, сдвигающий регистр может быть реверсивным. Паралельно-последовательный регистры имеют входы и выходы одновременно последовательного и параллельного типа.4.4Регистровые файлы: Из статических регистров составляют блок регистровой памяти – рагистр. файлы.В микросхемах можно хранить четыре четырех разрядных слова с возможностью независимой и одновременной записью одного слова и чтением другого,информационные выходы регистров соединены параллельно, входы адресов записиWA иWE дают четыре комбинации которые разрешают защелкнуть данные присутствующие на входах ∆1-4.Содержимое файла вызывается на выходе блокаQ1-4 с помощью дешифратора считывания, адресами RA,RB если на входах разрешения записи WE действует активный низкий уровень то данные поступают в соответствующий регистр, при высоком уровне WE входы для данных и адресов запрещены. Размерность регистра памяти можно наращивать, составляя из интегральных схем блок памяти. Допускаются соединять непосредственно до 128 выходов. что дает 512 слов.

5. Запоминающие устройства зу.

Запоминающие устройства ЗУ служат для хранения информации и обмена с другими цифровыми устройствами.5.2Важнейшие параметры ЗУ: -информационная емкость – max возможный объем хранимой информации выражается в байтах или словах. Бит хранится запоминающим элементом, а слова – запоминающей ячейкой, т.е группы запоминающих элементов в котором возможно одновременно обращение5.3Для классификации ЗУ важнейшим признаком является способ доступа к данным.Полупроводниковые ЗУ бывают: адресные, последовательные, ассоциативные.

6. Основные структуры ЗУ.

Основные структуры ЗУ. Для статических ОЗУ и памяти типа ROM наиболее характерны структуры 2D,3D,2DM.Структура 2D запоминающие элементы организованы в прямоугольную матрицу размерностью М=Кm,где М – информационная емкость в памяти в битах,К – число хранимых слов, m – разрядность слов.Дешифратор адресного кода при наличии разрешающего сигнала CS активизирует одну из выходных линий разрешая одновременный доступ ко всем элементом выбранной строки хранящих слова соответствующее адресу номера строки.Элементы одного столбца соединены вертикальной линией,(внутренняя линия данных) элементы столбца хранят одноименные биты всех слов.Направление обмена определяется устройством записи считывая под воздействием сигнала R/W.Структура 2D применяется в ЗУ малой емкости т.к при увеличении емкости проявляется основной недостаток, это как количество слов определяется числом выходов дешифратора. Структура 3Dпозволяет резко упросить дешифратор адреса с помощью двухкоординатной выборки ЗЭ. Адрес разрядностью типа N делится на две половины каждая из которых декодируются раздельно. Выбирается запоминающий элемент находящийся в перекрестке активных линий обоих дешифраторов. Структура 2DM сосчитаются достоинства 2D и 3D т.е упрощается дешифратор и нетребуется запоминающие элементы с двухкординатной выборкой.Возбужденный выход дешифратора выбирает целую строку.Однако в отличии от 2D длина строки не равна размерности хранимого слова, а многократно его привышает, по этому число строк хранимых в матрице уменьшается, соответственно уменьшается число требуемых выходов дешифратора.