Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
схемотехника шпоры на гос..docx
Скачиваний:
5
Добавлен:
18.11.2018
Размер:
70.39 Кб
Скачать

11. Двоичный, приоритетный шифратор

В ЭВМ часто решается задача приоритетного пользования ресурсом, т.е. выбирается запрос на право первоочередного обслуживания. Простой вариант обслуживания запроса с присвоением высшего приоритета, например запрос с высшим номеров. В сериях элемент двоичного шифратора как самостоятельный элемент может отсутствовать, т.к. его роль может выполнять приоритетный шифратор.

12. Сумматоры.

Одноразрядный сумматор

Выполняют арифметическое сложение и вычитание чисел. Ядро систем АЛУ, которое в свою очередь является неограниченной частью процессора.

Типы: одноразрядные, для последовательных операндов, для параллельных операндов с последовательными и параллельным переносом, групповой структуры, с условным переносом, накапливающий сумматор.

Одноразрядный – имеет 3 входа, 2 слагаемых и переносы с пред. разряда, 2 выхода и перенос в сл. разряд.

Для сокращения сложности схемы используют уже полученные значения Ci в качестве вспомогательного элемента для вычисления суммы Si.

Из таблицы видно, что во всех строчках кроме 1 и последней они равны.

Что бы сделать формулу справедливой и для них, нужно убрать единицу со всех старших нулевых величин, и добавить 1 в старшие единицы всех величин, что приведет к соотношению

Последовательный сумматор

Последовательный сумматор – это сумматор для последовательных операндов, содержащий всего 1 одноразрядный сумматор, образующий поочередно разряд за разрядом, начиная с младшего. Сложив младшие разряды сумматор выражает сумму для младшего разряда и перенос, который запоминается на 1 такт. В следующем такте складываются вновь поступившие разряды с переносом из младшего разряда и т.д.

Схема сумматора последовательных операндов кроме сумматора содержит сдвигающие регистры, слагаемые и суммы, а также триггер с запоминанием переноса. Регистр и триггер синхронизируются импульсами синхронизации.

Схема последовательного сумматора и временная диаграмма сложения 2 операндов 101+110=1011.

Сумматоры групповой структуры

В таких сумматорах схема с разрядностью Н делится на л групп по м разрядов. В группе между ними возможны различные переносы, что порождает множество вариантов групповых сумматоров. Основные варианты: с цепным или последовательным переносом, с параллельным переносом между группами.

Групповой сумматор с цепным переносом.

Сумматор при л группах имеет л-1 блок переноса, которые включены последовательно и образуют тракт передачи переноса.

Слагаемые разбиты на м-разрядные поля , суммируемые в группах.

БП так же анализирует слагаемые в группы, и если из группы есть перенос, он подается на вход следующей группы и в цепочку распределяется перенос к следующим разрядам.

Параллельный сумматор с последовательным переносом

Сумматор такой строится как цепочка одноразрядных сумматоров, соединенных последовательно цепями переноса.

Схема с одноразрядными сумматорами, выражающими инверсии суммы и переносы.

Быстродействие ограничивается временем выработки переноса из младшего в старший разряд. Важно, что инверторы не входят в цепь передачи, т.е. не замедляют работу сумматора вцелом и время суммирования пропорционально практически разрядности сумматора.