- •1. Неймановская структура эвм. Устройство управления с "жесткой логикой" и программируемой логикой и их влияние на структуру эвм и систем.
- •2. Типы интерфейсов. Правила для разработчиков интерфейса.
- •3. Системы счисления, используемые в информационных системах и их особенности. Выбор оптимальной системы счисления для эвм и информационных систем.
- •4. Правило перевода целых и дробных чисел из одной позиционной системы счисления в другую.
- •5. Форма и диапазон представления чисел с плавающей запятой в информационных системах
- •6. Форма и диапазон представления чисел с фиксированной запятой в информационных системах
- •7. Влияние основания системы счисления на диапазон представления чисел в эвм и информационных системах
- •9. Кодирование двоичных чисел при выполнении арифметических операций. Пк и ок. Выполнение в них алгебраического сложения чисел.
- •10.Дополнительный код. Выполнение алгебраического сложения чисел.
- •11. Сложение двоичных чисел, представленных в форме с плавающей запятой.
- •12. Переполнение разрядной сетки при выполнении алгебраического сложения в обратном и дополнительном кодах.
- •13. Методы обнаружения переполнения разрядной сетки. Модифицированные обратный и дополнительный коды.
- •14. Логические основы эвм и систем. Понятие логической комбинационной схемы и цифрового автомата.
- •15. Основные законы и задачи алгебры логики.
- •16. Способы задания переключательных функций. Понятие о функционально полных наборах переключательных функций.
- •17. Методы минимизации переключательных функций в базисе и-не; или-не; и, или, не.
- •18. Минимизация переключательных функций методом уменьшения числа инверсий.
- •19. Синхронные и асинхронные триггерные схемы
- •20. Применение триггерных схем для подавления дребезга контактов.
- •22. Операционные узлы эвм. Двоичные счетчики с коэффициентом пересчета кратным степени 2.
- •23.Операционные узлы эвм. Двоичные счетчики с коэффициентом пересчета не кратным степени 2 (с произвольным модулем).
- •24.Операционные узлы эвм. Регистры памяти (накопительные).
- •25.Операционные узлы эвм. Регистры сдвига.
- •26. Операционные узлы эвм. Регистры реверсивные.
- •27. Синхронные двоичные счетчики с параллельным переносом.
- •28.Структура буферного (сверхоперативного) запоминающего устройства с прямой адресацией
- •29. Линейные и многоступенчатые дешифраторы.
- •30. Шифраторы (кодеры).
- •31.32.Мультиплексоры.
- •33. Демультиплексор.
- •34. Постоянные запоминающие устройства матричного и программируемого пользователем типа, их назначение и структура.
- •35. Синтез сумматора на 3 входа (полного сумматора) в базисе и-или-не.
- •36. Структурная организация эвм. Организация связи между блоками эвм. Типы интерфейсов.
- •37. Двоичный сумматор накапливающего типа
- •38. Десятичный сумматор.
- •39. Многоразрядные последовательные и параллельные сумматоры.
- •40. Вычисления логических условий.
- •41. Схемы сравнения слов на равенство и неравенство.
- •43. Принципы построения микропрограммных автоматов с "жесткой логикой". Абстрактная и структурная модели цифровых автоматов.
- •44. Способы задания цифровых автоматов. Автоматы Мили и Мура.
- •45. Система прерывания с циклическим опросом.
- •46. Канонический метод структурного синтеза автоматов.
- •47. Синтез микропрограммного автомата Мили по граф-схеме алгоритма.
- •48. Микропрограммируемый автомат Уилкса.
- •49. Синтез микропрограммного автомата Мура по граф-схеме алгоритма
- •50. Управляющие автоматы с программируемой логикой. Способы кодирования микрокоманд. Прямое и косвенное кодирование микроопераций.
- •51. Структура и функционирование микропрограммируемого управляющего автомата.
- •52. Принцип выполнения умножения двоичных чисел с плавающей и фиксированной запятой.
- •53. Структура памяти эвм. Запоминающие устройства, их основные параметры.
- •54. Оперативное, постоянное и внешнее запоминающее устройство.
- •55. Структура запоминающего устройства с произвольным доступом.
- •56. Двоичные счетчики со сквозным переносом. Двоичный синхронный суммирующий счётчик со сквозным ускоренным переносом на jk-триггерах
- •57. Структура запоминающего устройства со стековой организацией.
- •58. Структура запоминающего устройства с магазинной организацией.
- •59. Организация оперативной памяти. Многоблочная память.
- •60. Организация оперативной памяти с многоканальным доступом. Схема анализа приоритета при подключении каналов.
- •61. Организация памяти. Иерархические уровни. Двух- и трехуровневая организация памяти.
- •62.Организация прямого доступа к памяти
- •63. Двоичные сумматоры. Синтез сумматора на 2 входа
- •64. Программируемая логическая матрица и проектирование схем с их использованием
- •65. Команды эвм. Форматы команд, адресность и модификация команд. Признаки адресации информпации. Неявная и непосредственная адресация.
- •66. Прямая и прямая регистровая адресация.
- •67. Косвенная регистровая адресация
- •68. Задачи, возлагаемые на систему адресации. Автоинкрементая и автодекрементная адресация.
- •69. Принципы защиты информации. Защита информации при страничной адресации.
- •70. Организация виртуальной памяти
- •71. Принципы организации системы прерывания программ. Характеристики систем прерывания. Система прерывания с регистром прерывания.
- •Система с регистром прерывания
- •Система прерывания с циклическим доступом
- •Система прерывания с запоминанием состояния
- •72. Минимизация абстрактных автоматов.
- •73. Арифметико-логические устройства (алу). Классификация алу.
- •74. Методы умножения двоичных чисел.
- •1) Умножение начиная с младших разрядов множителя:
- •2) Умножение начиная со старших разрядов множителя:
- •75. Умножение двоичных чисел с фиксированной запятой в дополнительных кодах.
- •76. Граф-схема умножения двоичных чисел с фиксированной запятой.
- •1) Умножение начиная с младших разрядов множителя:
- •2) Умножение начиная со старших разрядов множителя:
- •77. Защита от прерываний. Маскирование сигналов прерывания.
30. Шифраторы (кодеры).
Шифратор (coder) выполняет функцию преобразования унарного кода в двоичный. При подаче сигнала на один из входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.
Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора. Уровни сигналов на остальных входах схемой игнорируются. Схема выделения строится на конъюнкторах и инверторах таким образом, чтобы любое число старших нулей, образовывая после инверторов логические единицы, не влияло на работу конъюнкторов в цепи младших входов. Любая самая старшая единица (после инвертора -логический ноль) запирает конъюнкторы младших входов.
31.32.Мультиплексоры.
Назначение и принцип работы мультиплексора.
Мультиплексоры это комбинационные схемы предназнач. Для коммутац. Сигналов поступающих по нескольким входам на один общий выход. Мультиплексор имеет несколько информационных входов , адресные входы .
Соотношение между информационным и управляющим входом
K=2n K-инф. Вх. n- упр. Вх
Инф.вх Х |
Адр.вх. а1, а2 |
Вых y |
|
X0 |
0 |
0 |
1 |
X1 |
0 |
1 |
1 |
X2 |
1 |
0 |
1 |
X3 |
1 |
1 |
1 |
33. Демультиплексор.
Демультиплексор имеет один информационный вход и несколько выходов. Он представляет собой устройство, которое осуществляет коммутацию входа к одному из выходов, имеющему заданный адрес (номер). На рис. 6.30 показано символическое изображение демультиплексора с четырьмя выходами. Функционирование этого демультиплексора определяется табл. 6.18.
Объединяя мультиплексор с демультиплексором, можно построить устройство, в котором по заданным адресам один из входов подключается к одному из выходов (рис. 6.31). Таким образом, может быть выполнена любая комбинация соединений входов с выходами.
Например, при комбинации значений адресных переменных xl = l, x2 = 0, x3 = 0, x4 = 0 вход D2 окажется подключенным к выходу Y0.
Использование демультиплексора может существенно упростить построение логического устройства, имеющего несколько выходов, на которых формируются различные логические функции одних и тех же переменных.
Заметим, что если на вход демультиплексора подавать константу D = 1, то на выбранном в соответствии с заданным адресом выходе будет лог. 1, на остальных выходах - лог. 0. При этом по выполняемой функции демультиплексор превращается в дешифратор.
Таблица 6.18 |
||||||
Адресные входы |
Выходы |
|||||
А1 |
А0 |
Y0 |
Y1 |
Y2 |
Y3 |
|
0 |
0 |
D |
0 |
0 |
0 |
|
0 |
1 |
0 |
D |
0 |
0 |
|
1 |
0 |
0 |
0 |
D |
0 |
|
1 |
1 |
0 |
0 |
0 |
D |
рис 6.30
рис 6.31