55. Структура запоминающего устройства с произвольным доступом.

Запоминающее устройство с произвольным доступом — один из видов памяти компьютера, позволяющий единовременно получить доступ к любой ячейке (всегда за одно и то же время, вне зависимости от расположения) по её адресу на чтение или запись.

Виды ЗУПВ

На полупроводниках

Полупроводниковая статическая  — ячейки представляют собой полупроводниковые триггеры. Достоинства — небольшое энергопотребление, высокое быстродействие. Отсутствие необходимости производить «регенерацию». Недостатки — малый объём, высокая стоимость. Благодаря принципиальным достоинствам широко используется в качестве кеш-памяти процессоров в компьютерах.

Полупроводниковая динамическая  — каждая ячейка представляет собой конденсатор на основе перехода КМОП-транзистора. Достоинства — низкая стоимость, большой объём. Недостатки — необходимость периодического считывания и перезаписи каждой ячейки — т. н. «регенерации», и, как следствие, понижениебыстродействия, большое энергопотребление. Процесс регенерации реализуется специальным контроллером, установленным наматеринской плате или в центральном процессоре. DRAM обычно используется в качестве оперативной памяти (ОЗУ) компьютеров.

На ферромагнетиках

Ферромагнитная — представляет собой матрицу из проводников, на пересечении которых находятся кольца или биаксы, изготовленные из ферромагнитных материалов. Достоинства — устойчивость к радиации, сохранение информации при выключении питания; недостатки — малая ёмкость, большой вес, стирание информации при каждом чтении.

56. Двоичные счетчики со сквозным переносом. Двоичный синхронный суммирующий счётчик со сквозным ускоренным переносом на jk-триггерах

Счётчиком называется функциональный узел, предназначенный для выполнения микрооперации счёта и хранения слов.

Количество разрешённых состояний счётчика называют его периодом или модулем (период счётчика, модуль счётчика).

Счётчики могут быть построены на основе счётных триггеров со специальными межразрядными связями.

Счётным триггером является Т-триггер, а также может быть JK-триггер, если входы J и K соединить вместе и таким образом образовать один вход.

В случае сквозного переноса цепи переноса организуют таким образом, чтобы значения функции переносаi-го (младшего) разряда счётчика было аргументом функции переноса (i+1)-го (старшего) разряда. В этом случае сигналы переносов для каждого разряда счётчика формируются поочерёдно, начиная с младшего разряда.

В асинхронных счётчиках на тактирующие входы синхронных триггеров или на информационные входы асинхронных триггеров поступают сигналы с выходов соседних триггеров (возможно через логические элементы). Триггеры в таких счётчиках срабатывают не одновременно, поскольку переключение одних триггеров начинается только после изменения состояния других триггеров.

В синхронных же счётчиках все триггеры переключаются одновременно под действием общего синхронизирующего сигнала, поступающего на тактирующие всех триггеров одновременно.