- •1 Технология разработки систем на кристалле. Преимущества языка vhdl.
- •2 Архитектура плис фирмы Xilinx.
- •3 Модели вычислителей vhdl.
- •4 Объекты и типы языка vhdl.
- •5 Интерфейс и архитектура объекта в языке vhdl.
- •6 Использование нескольких архитектурных тел для одного объекта в языке vhdl.
- •7 Выражения языка vhdl.
- •8 Последовательные операторы языка vhdl.
- •9 Операторы цикла в языке vhdl.
- •10 Операторы процесса языка vhdl.
- •11 Процедуры и функции в языке vhdl. Атрибуты.
- •12 Параллельные операторы языка vhdl.
- •14 Повторное использование подсхем в языке vhdl.
- •15 Использование оператора generate в языке vhdl.
- •16 Проектирование комбинационных схем на языке vhdl.
- •17 Проектирование схем с памятью на языке vhdl.
- •18 Требования к проектированию плис и сбис.
- •19 Принципы однотактной и двухтактной синхронизации.
- •20 Состав и назначение библиотеки ieee.
- •2.Пакеты numeric_bit и numeric_std.
- •3. Пакеты math_real, math_complex.
- •1 Исп. Компон. Элемента «и» и оператор конструкции компонента
- •2 Исп комп эл «и» и «и-не»
- •3 Используйте генератор generate
- •4 Каждый логический элемент д б описан как отдельный объект, т. Е. Описание в целом д. Б. Выполнено в структурном стиле
- •5 В поведенческом стиле
- •6 Исп комп эл «или»
- •7 Исп комп эл «или» и «или-не»
- •8 Оператор generate
- •9 Каждый логический элемент д б описан как отдельный объект, т. Е. Описание в целом д б выполнено в структурном стиле
- •10 В поведенческом стиле
19 Принципы однотактной и двухтактной синхронизации.
В вычислительной технике в основном используются принципы однотактной либо двухтактной синхронизации, которые обеспечивают разный уровень предсказуемости поведения вычислительного устройства.
В вычислительном устройстве можно выделить группы регистров и триггеров, которые образуют уровни, причем при их соответствующем тактировании. Информация передается от одного уровня к другому, претерпевая по пути обработку в логических схемах.
Принцип двухтактной синхронизации применяется только тогда, когда защитный промежуток между фазами достаточно велик, а это приводит к существенному уменьшению быстродействия вычислительного устройства.
Если в вычислительном устройстве используется RS либо другие асинхронные триггеры, а также схемы с защелками, то такие схемы нужно отнести к схемам с 2-хтактной синхронизацией. При реализации проекта ПЛИС двойная синхронизация практически никогда не применяется.
Двухтактная синхронизация относится к асинхронному управлению. Другим случаем такого управления яв-ся асинхронный сброс триггера вычислительного ус-ва. Если сигнал сброса не согласован по времени с синхросигналом, или если в схеме используется несколько сигналов сброса, то она может функционировать некорректно.
При однотактной синхронизации все триггеры выполнены как синхронные и тактируются фронтом одного синхросигнала.
20 Состав и назначение библиотеки ieee.
Библиотека IEEE представляет собой стандарт для всех фирм поставщиков систем автоматизированного проектирования микросхем, включая программы симуляции, верификации и синтеза.
Использование типов, функций и процедур этой библиотеки позволяет надежно выявить максимальное количество ошибок в проекте на большинстве этапов его разработки. Пакеты этой библиотеки обычно не транслируются, они в оптимизированном виде уже встроены в симуляторы и компиляторы. Это позволяет выполнять моделирование с max скоростью.
1.Пакеты std_logic_arith, std_logic_unsigned, std_logic_signed.
Эти пакеты предназначены для стандартизации и упрощения программирования и моделирования вычислительных устройств, в которых выполняются арифметические операции, а также для обеспечения последующего их синтеза. Кроме этого определены также функции преобразования типов.
2.Пакеты numeric_bit и numeric_std.
Отличаются между собой тем, что в первом стандарте функции и типы объявлены базовым типом bit, а во втором над базовым типом std_logic.
3. Пакеты math_real, math_complex.
Предназначены для разработки вычислительных устройств в которых производятся математические вычисления различной сложности. В первом определены константы, элементарные функции и процедуры для работы с операндами типа real, во втором пакете – для работы с комплексными числами, что необходимо в алгоритмах цифровой обработки сигнала.
4. Пакет std_logic_textio предназначен для файлового ввода вывода данных при моделировании.
5. Пакеты vital_primitives, vital_timing.
Содержат атрибуты, типы, константы, функции и процедуры для разработки поведенческих моделей сверхбольших интегральных схем на уровне вентилей.