8. Ячейка комбинированного фсу

В комбинированном ФСУ используется р/2 ячеек и синхронизирующих напряжений. Упрощенная схема ячейки комбинированного ФСУ представлена на рис.18. Первые четыре транзистора, два логических элемента и резистор образуют генератор синхронизирующих логических сигналов W (рис.19). На транзисторе VT5 и операционном усилителе DA1 выполнен генератор пилообразного напряжения.

Операционный усилитель DA2 является нуль-органом. На транзисторе VT6 выполнен формирователь длительности. Элементы ИЛИ-НЕ на DD3 и DD4 образуют логическую схему, выбирающую, на какой тиристор должен быть подан управляющий импульс. На базу транзистора VT7 с ЛПУ подается сигнал запрета b.

Рассмотрим подробнее работу схемы. Синхронизирующее напря-жение через резистор подается на базы транзисторов VT1 и VT2. В начальный момент времени синхронизирующее напряжение равно нулю, транзисторы VT1 и VT2 закрыты, а VT3 и VT4 открыты. Логические сигналы на коллекторах транзисторов P=N=0 (низкий уровень). Когда положительное синхронизирующее напряжение превысит некоторое пороговое значение, равное сумме напряжения насыщения база-эмиттер и падения напряжения наот тока базы, транзистор VT1 откроется, зашунтирует переход база - эмиттер транзистора VT3 и он закроется. При этом появляется логический сигнал Р=1 (рис.19), имеющий длительность менее полупериода. После снижения синхронизирующего напряжения

ниже уровня сигнал Р=0. В следующем полупериоде, когда отрицательное синхронизирующее напряжение превысит по абсолютной величине пороговое напряжение, откроется транзистор VT2, зашунтирует переход база - эмиттер VT4 и он закроется. При этом появляется логический сигнал N=1 (см.рис.19).

Сигналы P и N подаются на инверторы с открытыми коллекторами. Можно представить, что это транзисторы, базы которых являются входами, коллекторы подсоединены к , а эмиттеры к общей шине. Эти элементы реализуют логическую функцию. Таким образом, W=1 только в том случае, когда P=N=0. Во всех остальных случаях W=0.

Сигналы W представляют короткие импульсы, средины которых совпадают с моментами естественной коммутации вентилей. Они открывают транзистор VT5, который разряжает . Поскольку на резисторподано отрицательное напряжение, то по окончании импульса W конденсатор заряжается и формирует положительное пилообразное напряжениев каждом полупериоде. В нуль-органе на DA2 это напряжение суммируется с напряжением управления и отрицательным напряжением смещения. В момент, когда сумма напряжений (точнее, токов) переходит через нуль, формируется отрицательный фронт выходного напряжения нуль-органа. Этот фронт черезизапирает транзистор VT6 на время, равное требуемой длительности управляющего импульса. Выходной сигнал Т с коллектора транзистора подается на логические элементы И DD3 и DD4, на вторые входы которых подаются логические сигналы положительного Р и отрицательного N синхронизирующих напряжений. Если оба сигнала, поданные на логический элемент, равны единице, то на его выходе появляется единичный сигнал (G1 или G4), который после усиления по мощности и гальванической развязки подается на управляющий электрод соответствующего тиристора. Положительный сигнал запрета b с ЛПУ открывает VT7, и сигналы T, G1 и G4 становятся равными нулю, т.е. накладывается запрет. В двух других каналах формируются начало и длительность управляющих импульсов, которые подаются на тиристоры VS3,VS6 и VS5,VS2.

Применение комбинированных ФСУ позволяет в два раза уменьшить количество ячеек ФСУ и ФД по сравнению с многоканальными ФСУ и существенно уменьшить асимметрию противофазных импульсов. Они широко применяются в СУ преобразователей особенно небольшой мощности.