18.2.2. Сверхоперативные и оперативные запоминающие устройства (созу и озу)
СОЗУ - представляют собой набор регистров (РГ), содержимое которых непосредственно используется при обработке информации в МП. Такое ЗУ встроено в БИС МП и предназначено для хранения команд, операндов и результатов промежуточных преобразований. СОЗУ используется для расширения функциональных возможностей и повышения производительности МП.
ОЗУ – предназначено для хранения оперативной (переменной) информации, требующейся в процессе обработки: операнды, числа, программы, промежуточные результаты и т.д. Иногда ОЗУ называется памятью с произвольным доступом. Для ОЗУ возможны режимы как считывания, так и записи информации. Внутренняя организация ОЗУ содержит большое число элементов памяти (ЭП) и имеет некоторую регулярную структуру. Существуют ОЗУ со статическими и динамическими элементами памяти.
Статические эп способны хранить информацию (только один бит) как угодно долго, пока подается электропитание. В качестве такого эп используется статический триггер.
Динамические ЭП способны хранить бит информации только короткое время (единица мс или мкс). Поэтому для сохранения информации необходимое время ее нужно периодически обновлять, т.е. регенерировать. В качестве такого ЭП может использоваться электрический конденсатор. В динамических ЗУ время цикла считывания (записи) больше, чем в статических.
18.2.3. Постоянные запоминающие устройства
ПЗУ – это постоянное запоминающее устройство, содержимое которого не может быть заменено МП в ходе выполнения рабочей программы и сохраняется при снятии питания системы. ПЗУ представляет собой память, работающую только в режиме считывания. ПЗУ как устройство памяти может работать в одном из двух режимов: чтение или программирование, т.е. в процессе записи информации в него.
По способу программирования выпускаемые полупроводниковые ПЗУ делятся на два типа: МПЗУ – масочные ПЗУ, в которых информация заносится в процессе изготовления масочным способом; создаются они на базе полевых или биполярных транзисторов;
ЭППЗУ – электрически программируемые ПЗУ, в которых информация может быть занесена электрическим способом, т.е. они допускают в своем режиме программирование или репрограммирование (перепрограммирование) с помощью электрических сигналов. Их называют также ПЗУ, программируемые пользователем.
По признаку кратности программирования ЭППЗУ можно разделить на ПЗУ с однократным программированием (ППЗУ) и ПЗУ с многократной сменой информации (РПЗУ). Стирание информации в РПЗУ осуществляется двумя способами: электрическое стирание и воздействие ультрафиолетовыми (УФ) лучами.
Для построения МПС управления электроприводами специально разработаны многоразрядные БИС ОЗУ КР537РУ8А и К1809РУ1; СППЗУ К573РФ2, К573РФ3, К573РФ4, К573РФ5 и К573РФ6А; ЭППЗУ К573РР2 и ПЗУ К1809РЕ1 [3-10].
18.3. Организация ввода – вывода в микропроцессорных системах
В зависимости от значения сигнала на управляющей линии МП К1810 может работать в минимальном или максимальном режиме [3-7, 3-8].
Как показано на рис.18.6,а в минимальном режиме, рассчитанном на простые системы, МП сам вырабатывает управляющие сигналы для системы (для памяти и УВВ), а в максимальном режиме (рис.18.6,б), рассчитанном на большие, сложные системы, МП вырабатывает управляющие сигналы только для специализированной БИС контроллера шины, которая управляет системой. На рис.18.6 приведено функциональное назначение линий управления МП в минимальном режиме.
Адресация ввода-вывода. Для обращения к устройствам ввода-вывода процессор имеет отдельные команды IN и OUT, результатом выполнения которых является формирование шинных сигналов для чтения или записи одного или двух байт. Данные при чтении могут помещаться только в регистр AL или AX и выводятся из этих же регистров.
В
циклах ввода-вывода используются только
16 младших бит шины адреса (старшие биты
при этом нуле-вые), что позволяет
адресо-вать до 64Кб регистров ввода-вывода.
Адрес устройства за-дается либо в команде
(только младший байт, старший – нулевой),
либо берется из ре-гистраDX
(полный 16-битный адрес).
П
Рис.18.6.
Два режима работы МПС
а)
минимальный; б) максимальный
Программные прерывания, вызываемые исполнением команды INT хх, (прерывание хх) по действиям процессора аналогично дальним вызовам подпрограмм (сохранение в стеке адреса возврата – регистров CS и IP – и передача управления по указанному адресу), но имеет некоторые отличия:
в начале выполнения прерывания МП помещает в стек регистр флагов и сбрасывает бит разрешения прерывания;
вместо адреса вызываемой подпрограммы аргументом вызова (хх) является номер вектора прерывания (0-255);
по окончании выполнения процедуры по команде IRET МП (возврат после прерывания) извлекает из стека адрес возврата (инструкции, следующей за командой INT) и сохраненное значение регистра флагов.
Сброс бита прерывания не позволяет прервать выполнение процедуры прерывания до её окончания или явного разрешения командой запрета прерывания.
Само программное прерывание выполняется независимо от состояния флага IF. Программные прерывания позволяют легко и быстро вызывать общеупотребительные процедуры из любого сегмента без применения дальних вызовов.
Внутренние прерывания возбуждаются процессором по особым условиям:
прерывание 0 вырабатывается в случае переполнения при операции деления на 0;
прерывание 1 вырабатывается после выполнения каждой команды при установленном флаге трассировки TF;
прерывание 4 вырабатывается по команде INT0 (Interrupt Overflow)(прерывание по переполнению), если установлен флаг переполнения OF.
Аппаратные прерывания, в отличие от программных и внутренних прерываний, могут возникать асинхронно по отношению к исполняемой программе. Они подразделяются на маскируемые и не маскируемые. МП может воспринимать прерывания после выполнения каждой команды, длинные строковые команды имеют для восприятия прерываний специальные окна.
Маскируемые прерывания вызываются переходом в высокий уровень сигнала на входе INTR (Interrupt Request)(ЗПР-запрос прерывания, рис.18.2) и выполняются при установленном флаге разрешения (IF=1). В этом случае МП сохраняет в стеке регистр флагов, сбрасывает флаг IF и вырабатывает два следующих друг за другом цикла подтверждения прерывания, в которых генерируются управляющие сигналы INTA # (Interrupt Acknowlege) (ППР-подтверждение прерывания, рис.18.2). Высокий уровень сигнала INTR должен сохраняться до подтверждения прерывания. Первый цикл подтверждения – холостой, по второму импульсу внешний контроллер прерываний передаёт по шине данных байт, содержащий номер вектора, обслуживающий данный тип аппаратного прерывания. Прерывание с полученным номером вектора выполняется процессором так же, как и программное. Обработка текущего прерывания может быть прервана немаскируемым прерыванием, а если обработчик установит флаг IF, то и другим маскируемым аппаратным прерыванием. После аппаратного сброса флаг IF сброшен, и маскируемые прерывания невозможны до их явного разрешения.
Немаскируемые прерывания выполняются независимо от состояния флага IF по сигналу NMI (Non Mascable Interrupt). Высокий уровень на этом входе вызовет прерывание с типом (вектором) 2, которое выполняется так же, как и маскируемое. Его обработка не может прерываться под действием сигнала на входе NMI до выполнения команды IRET.
Управление МП в режиме прямого доступа к памяти (ПДП). На вход запрос ПДП от контроллера быстродействующего внешнего устройства поступает сигнал запроса ПДП. По окончании текущего цикла передачи по шине МП переводит буферные схемы шины AD0-19 и некоторых управляющих сигналов в высокоимпедансное состояние и формирует сигнал подтверждение режима прямого доступа к памяти (ППДП), по которому управление шиной передаётся контроллеру внешнего устройства. Из состояния «приостановки» выполнения программы МП выходит по окончании сигнала ЗПДП.