-
Графічна схема дослідження функції розроблена в середовищі ewb, приведена на рис. 6.
(Рис. 8) Схема дослідження логічної функції f9.
-
Тестування роботи схеми провести за таблице. Істинності f9
Таблиця 8. Таблиця істинності логічної функції f9
|
a |
b |
a’ |
b’ |
a*b |
a'*b’ |
(a*b)+(a’*b’) |
|
0 |
0 |
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
-
Побудова часової діаграми роботи (Рис 9)
Рис. 9 Тестування функції та часова діаграма
-
Синтезувати чотирьох розрядну схему f9
Перетворити функціональну схему f6 на субсхему
-
Спроектувати 4-х розрядну схему для f9 зібравши її з модулів функції f9
Результати тестування занести в таблицю 9
Таблиця 9
|
А |
В |
Попередній розрахунок F |
Результат моделювання F |
||||
|
4 |
5 |
Тест 1. |
|||||
|
A0 |
0 |
B0 |
0 |
0 |
0 |
||
|
A1 |
0 |
B1 |
1 |
0 |
0 |
||
|
A2 |
0 |
B2 |
1 |
1 |
1 |
||
|
A3 |
1 |
B3 |
0 |
0 |
0 |
||
|
C |
8 |
Тест 1. |
|||||
|
A0 |
1 |
B0 |
1 |
0 |
0 |
||
|
A1 |
0 |
B1 |
0 |
1 |
1 |
||
|
A2 |
1 |
B2 |
1 |
1 |
1 |
||
|
A3 |
0 |
B3 |
1 |
1 |
1 |
||
4.3 Дослідження логічної функції f10
Графічна схема дослідження арифметичної функції F10 розроблена в середовищі EWB. F= (A*B`) Plus (A + B)
Результати тестування арифметичної функції F10
|
A=4 |
B=3 |
B’ |
A*B` |
A + B |
F= (A*B`) Plus (A + B)= B |
|
0 |
0 |
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
1 |
1 |
|
A=D |
B=E |
B’ |
A*B` |
A + B |
F= (A*B`) Plus (A + B)=0 |
|
1 |
1 |
0 |
1 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
0 |
Моделювання роботи арифметичного пристрою
-
Дослідження мультиплексора
1. Побудувати схему мультиплексора на чотири iнформацiйних входи F0 ...F3, один iнформацiйний вихiд Y i два адресних входи S0, S1 (рис. 6. ).
2. Пiдключити iнформацiйнi й адреснi входи до генератора слів , а вихiд - до свiтлового iндикатора. Задаючи комбiнацiї вхiдний F0, F3 й адресної S0, S1 iнформацiї, записати в табл. значення iнформацiйного виходу Y.
За даними табл.записати логiчне рiвняння мультиплексора "4-1".
Рис.12. Схема мультиплексора "4-1"
Таблиця 12.
|
S1 |
S2 |
F3 |
F2 |
F1 |
F0 |
Y (заповнити) |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
|
1 |
1 |
0 |
0 |
0 |
0 |
0 |
|
1 |
1 |
1 |
0 |
0 |
0 |
1 |
3. Перетворити схему мультиплексора у субсхему (Рис. 13)
Рис. 13 Субсхему мультиплексора 4-1
4. Виконати каскадування мультиплексорів для об’єднання логічних фугкцій в один блок
Рис. 14
5. Провести тестування логічного блоку за таблицею 2 логічних функцій