№ п/п	Наименования разделов и тем лекций и их содержание ^1	Коли-чество часов
		Д	З
		П	П
1	2	3	4
	Лекционный курс
	Модуль вводный
1.	Цели и задачи курса. Основные понятия и определения. Микропроцессор и микропроцессорная система (МПС). МикроЭВМ. Структура микроЭВМ. Однокристальная микроЭВМ. Программируемый микроконтроллер. Микропроцессорный комплект (семейство) БИС. Микропроцессорные средства. Характеристики и классификация микропроцессоров. Универсальные микропроцессоры. Микроконтроллеры. Специализированные микропроцессоры. Эволюция микропроцессоров.	4	–
	Модуль I Организация микропроцессорной системы^2
2.	Основные типы архитектур микропроцессорных систем. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода-вывода.	2	–
3.	Магистраль микропроцессорной системы. Стандартная структура шины. Шина данных. Шина адреса. Шина управления. Трехшинная магистраль с раздельными шинами передачи адреса и данных. Совмещение шины адреса и шины данных. Шина адреса/данных. Двухшинная магистраль с совмещенными шинами передачи адреса и данных. Циклы обращения к магистрали (циклы шины). Цикл чтения из памяти (ввода из порта). Цикл записи в память (вывода в порт). Временные диаграммы работы шины. Организация обращения к магистрали с синхронным и асинхронным доступом.	6	1
4.	Структурная организация микропроцессорной системы. Архитектура системы ввода‑вывода. Способы организации передачи данных. Система непосредственного ввода-вывода. Система канального ввода‑вывода. Программно-управляемый ввод-вывод. Прямой ввод-вывод. Условный ввод-вывод. Ввод-вывод с программным квитированием. Ввод-вывод по прерываниям.	3	1
5.	Понятие прерывания процессора. Организация подсистемы прерываний в МПС. Контекстное переключение. Организация радиальной системы прерываний. Метод поллинга. Организация векторной системы прерываний. Вектор прерывания.	3	1
6.	Прямой доступ к памяти. Организация прямого доступа к памяти. Контроллер ПДП.	1	1
7.	Память микропроцессорной системы. Функции памяти. Архитектура и иерархия памяти. Организация кэш-памяти. Виртуальная память.	6	1

1	2	3	4
	Модуль II Универсальные микропроцессоры
8.	Определение понятия «архитектура». Архитектура системы команд. Классификация процессоров CISC и RISC.	1	–
9.	Методы адресации и типы данных. Типы команд. Команды управления потоком команд.	1	–
10.	Конвейеризация и параллелизм. Конвейерная организация обработки данных. Простейшая организация конвейера и оценка его производительности.	1	–
11.	Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению.	3	1
12.	Проблемы реализации точного прерывания в конвейере. Обработка многотактных операций и механизмы обходов в длинных конвейерах.	2	1
13.	Параллелизм на уровне выполнения команд, планирование загрузки конвейера и методика разворачивания циклов. Конвейерная суперскалярная обработка.	2	–
14.	Зависимости. Классификация зависимостей и их применение. Устранение зависимостей по данным и механизмы динамического планирования.	6	1
15.	Аппаратное прогнозирование направления переходов и снижение потерь на организацию переходов. Буфер прогнозирования переходов. Корреляционая схема. Другие методы сокращения приостановок по управлению.	4	1
16.	Одновременная выдача нескольких команд для выполнения и динамическое планирование.	4	1
17.	Архитектура машин с длинным командным словом (VLIW). Cредства поддержки большой степени распараллеливания.	6	1
18.	Архитектура EPIC.	2	1
	Модуль III Микроконтроллеры и специализированные микропроцессоры
19.	Микроконтроллеры. 8-разрядные микроконтроллеры. 16- и 32-разрядные микроконтроллеры. Структурная организация. Построение микропроцессорной системы на базе микроконтроллеров. Особенности программирования.	4	1
20.	Специализированные микропроцессоры. Цифровые процессоры обработки сигналов.	2	1
	Модуль заключительный
21.	Перспективы развития микропроцессорной техники.	1	–
ВСЕГО:		64	14

¹ Студенты заочной формы обучения темы №№ п/п 1, 2, 8, 9, 10, 13 изучают самостоятельно.

² Лекции первого модуля составлены на основании лекций доц. Качинского М.В., каф. ЭВС, БГУИР.

№ п/п	Наименования тем лабораторных работ и их содержание	Коли-чество часов
		Д	З
		П	П
1	2	3	4
	Лабораторный курс
	7 семестр
1.	Суперскалярные вычисления. Параллельное выполнение вычислений.	4	-
2.	Оценка времени выполнения арифметических операций.	4	-
3.	Вычисления с использованием ММХ регистров	4	-
4.	Определение размеров кэш-памяти на основании вычисленного времени доступа	4	-
	8 семестр
5.	Основы работы с DSP процессором TMS320VC5510	4	-
6.	Работа с DSP/BIOS для генерации звукового сигнала платой DSK5510	4	-
7.	Цифровая фильтрация. Реализация фильтра с конечной импульсной характеристикой (КИХ)	4	-
8	Цифровая фильтрация. Реализация фильтра с бесконечной импульсной характеристикой (БИХ)	4	-
ВСЕГО:		32	14

Содержание

ЛЕКЦИОННЫЙ КУРС 6

МОДУЛЬ Вводный 6

1. Цели и задачи курса 6

2. Микропроцессор и микропроцессорная система 8

3. Основные понятия и определения 8

4. Характеристики микропроцессоров 10

5. Классификация микропроцессоров 12

6. Эволюция микропроцессоров 15

Модуль I. Организация микропроцессорной системы 21

1. Основные типы архитектур микропроцессорных систем. Фон-неймановская (принстонская) и гарвардская архитектуры. Организация пространств памяти и ввода-вывода. 21

2. Магистраль микропроцессорной системы. Стандартная структура шины. Трехшинная магистраль с раздельными шинами передачи адреса и данных. Совмещение шины адреса и шины данных. Циклы обращения к магистрали. Временные диаграммы работы шины. Организация обращения к магистрали с синхронным и асинхронным доступом. 29

3. Архитектура системы ввода‑вывода. Способы организации передачи данных. Система непосредственного ввода-вывода. Система канального ввода‑вывода. Программно-управляемый ввод-вывод. Прямой ввод-вывод. Условный ввод-вывод. Ввод-вывод с программным квитированием. Ввод-вывод по прерываниям. 48

4. Понятие прерывания процессора. Организация подсистемы прерываний в МПС. Контекстное переключение. Организация радиальной системы прерываний. Метод поллинга. Организация векторной системы прерываний. Вектор прерывания. 59

5. Прямой доступ к памяти. Организация прямого доступа к памяти. Контроллер ПДП. 75

6. Память микропроцессорной системы. Функции памяти. Архитектура и иерархия памяти. Организация кэш-памяти. Виртуальная память. 82

Модуль II. Универсальные микропроцессоры 98

1. Определение понятия «архитектура». Архитектура системы команд. Классификация процессоров CISC и RISC. 98

2. Методы адресации и типы данных. Типы команд. Команды управления потоком команд. 102

3. Конвейеризация и параллелизм. Конвейерная организация обработки данных. Простейшая организация конвейера и оценка его производительности. 108

4. Структурные конфликты и способы их минимизации. Конфликты по данным, остановы конвейера и реализация механизма обходов. Сокращение потерь на выполнение команд перехода и минимизация конфликтов по управлению. 113

5. Проблемы реализации точного прерывания в конвейере. Обработка многотактных операций и механизмы обходов в длинных конвейерах 130

6. Параллелизм на уровне выполнения команд, планирование загрузки конвейера и методика разворачивания циклов. Конвейерная суперскалярная обработка. 142

7. Зависимости. Классификация зависимостей и их применение. Устранение зависимостей по данным и механизмы динамического планирования. 158

8. Аппаратное прогнозирование направления переходов и снижение потерь на организацию переходов. Буфер прогнозирования переходов. Корреляционая схема. Другие методы сокращения приостановок по управлению. 179

9. Одновременная выдача нескольких команд для выполнения и динамическое планирование. 190

10. Архитектура машин с длинным командным словом (VLIW). Средства поддержки большой степени распараллеливания. 197

11. Архитектура EPIC. 233

Модуль III. Микроконтроллеры и специализированные микропроцессоры 241

1. Микроконтроллеры. 8-разрядные микроконтроллеры. 16- и 32-разрядные микроконтроллеры. Структурная организация. Построение микропроцессорной системы на базе микроконтроллеров. Особенности программирования. 241

2. Специализированные микропроцессоры. Цифровые процессоры обработки сигналов. 261

модуль Заключительный 270

Перспективы развития микропроцессорной техники. 270

ЛАБОРАТОРНЫЙ КУРС 280

7 семестр. 280

Лабораторная работа 1. 280

Лабораторная работа 2. 285

Лабораторная работа 3. 288

Лабораторная работа 4. 295

8 семестр. 302

Лабораторная работа 1. 302

Лабораторная работа 2. 340

Лабораторная работа 3. 364

Лабораторная работа 4. 391

Оценка работы студентов. Рейтинговая система. 416

УЧЕБНО-МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ 420