- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
2.8. Дешифраторы
Дешифраторы являются преобразователями двоичного -разрядного кода в унитарный-разрядный код. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу. Дешифраторы могут быть неполными, реализующимиминтермов.
Дешифраторы имеют широкое применение. В частности, они используются в устройствах, печатающие на бумаге выводимые из цифрового устройства числа или текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на определенном его выходе. С помощью этого сигнала производится печать символа, соответствующего входному двоичному числу.
Условное обозначение дешифратора приведено на рис. 2.10. Символ DC образован из букв английского слова Decoder.
Рис. 2.10. Условное графическое изображение дешифратора
Рассмотрим построение дешифратора, осуществляющего преобразование, заданное таблицей 2.7.
Таблица 2.7
Входной код 8421 |
| |||||||||||||
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 | |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 | |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 | |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 | |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 | |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 | |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 | |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
1 |
0 |
1 |
0 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* | |
1 |
0 |
1 |
1 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* | |
1 |
1 |
0 |
0 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* | |
1 |
1 |
0 |
1 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* | |
1 |
1 |
1 |
0 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* | |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
* |
* |
* |
* |
* |
* |
Так как дешифратор имеет шесть безразличных наборов входных переменных, то можно минимизировать логические выражения для выходных переменных с помощью карт Карно. Получим следующие выражения:
; ;;;
; ;;;
; . (2.34)
; ;;
;;;;
;;. (2.35)
В линейном дешифраторе выходные переменные формируются по (2.34) или (2.35). При выполнении дешифратора на элементах И–НЕ пользуются (2.35), получая инверсии выходных функций.
22. Преобразователи кодов
Преобразователи кодов используются для шифрации и дешифрации цифровой информации и преобразуют -элементный код в-элементный. Соотношения между числамиимогут быть любыми:,,.
Рассмотрим пример преобразования кода 8421 в код 2421. В таблице 2.8 приведено соответствие комбинаций обоих кодов.
Таблица 2.8
Код 8421 |
Код 2421 | |||||||
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 | |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 | |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 | |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 | |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 | |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 | |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 | |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 | |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 | |
1 |
0 |
1 |
0 |
* |
* |
* |
* | |
1 |
0 |
1 |
1 |
* |
* |
* |
* | |
1 |
1 |
0 |
0 |
* |
* |
* |
* | |
1 |
1 |
0 |
1 |
* |
* |
* |
* | |
1 |
1 |
1 |
0 |
* |
* |
* |
* | |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
Каждая из переменных ,,,может рассматриваться функцией аргументов,,,и, следовательно, представлена через эти аргументы соответствующим логическим выражением. Для получения указанных логических выражений представим переменные,,,таблицами истинности в форме карт Карно (рис. 2.12).
Получим минимальную форму логических выражений, представленных через операции И, ИЛИ, НЕ и через операцию И–НЕ:
; ;
; . (2.36)
; ;
; . (2.37)
Рис. 2.12. Карты Карно для преобразователя кода 8421 в код 2421
На рис. 2.13 приведена логическая структура преобразователя кодов, построенная на элементах И–НЕ.
Рис. 2.13. Логическая схема преобразователя кода 8421 в код 2421