- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
64. Постоянные запоминающие устройства
Структурная схема ПЗУ аналогична структурной схеме ОЗУ (рис. 6.1) за исключение того, что в ПЗУ отсутствуют устройства записи и линии, которые его обслуживают. Кроме того, изменяется выполнение накопителя (матрицы памяти).
В масочных ПЗУ накопитель программируется на стадии изготовления, когда информация, записываемая в него, определяется построением одного из слоев схемы при помощи специального фотошаблона.
В однократно программируемых ПЗУ накопитель выполняется на ЭП с плавкими перемычками, их упрощенная схема приведена на рис. 9.4. Процесс записи информации в схему представляет собой избирательное разрушение плавких перемычек током, обеспечиваемым устройством программирования. Наличие перемычки соответствует логическому 0 на выходе усилителя считывания, а отсутствие перемычки – логической единице.
Рис. 6.4. Схема ячейки ПЗУ с плавкими перемычками
Репрограммируемые ПЗУ допускают многократную электрическую запись информации, но число записи и стирания ограничено (до 106 циклов). Они подразделяются на две группы:
– с электрическим программированием и ультрафиолетовым стиранием;
– с электрическим программированием и электрическим стиранием.
Элементы памяти РПЗУ – транзисторы типа МНОП или транзисторы с плавающим затвором.
МНОП-транзистор отличается от обычного двухслойным подзатворным диэлектриком. На поверхности кристалла расположен тонкий слой двуокиси кремния SiO2, далее более толстый слой нитрида кремния Si3N4 и затем уже затвор (рис. 9.5,а). На границе диэлектрических слоев SiO2 и Si3N4 возникают центры захвата заряда. Благодаря туннельному эффекту носители заряда могут проходить через тонкую пленку окисла толщиной около 5 нм и скапливаться на границе раздела слоев. Этот заряд и является носителем информации, хранимой МНОП-транзистором. Заряд записывается созданием под затвором напряженности электрического поля, достаточной для возникновения туннельного перехода носителей заряда через тонкий слой SiO2. На границе раздела диэлектрических слоев можно создавать заряд любого знака в зависимости от направленности электрического поля в подзатворной области. Наличие заряда влияет на пороговое напряжение транзистора.
Рис. 6.5. Структура транзистора типа МНОП (а) и транзистора с плавающим и управляющим затворами (б)
При программировании ЗУ используются относительно высокие напряжения. После снятия высоких напряжений туннельное прохождение носителей заряда через диэлектрик прекращается и заданное транзистору пороговое напряжение остается неизменным. Перед новой записью старая информация стирается записью нулей во все запоминающие элементы.
После 104–106 перезаписей МНОП-транзистор перестает устойчиво хранить заряд. РПЗУ на МНОП-транзиторах энергонезависимы и могут хранить информацию десятками лет.
Транзисторы с плавающим затвором имеют в подзатворном диэлектрике замкнутую проводящую область, которая называется плавающим затвором и в которую может быть введен электрический заряд. Различают два механизма ввода и удаления заряда: МОП-транзисторы с лавинной инжекцией заряда (ЛИЗМОП), и транзисторы типа FLOTOX, в которых происходит туннелирование электронов через тонкие слои диэлектрика.
При подаче на управляющий затвор и сток транзистора типа ЛИЗМОП положительных напряжений относительно большой величины в обратно смещенных p-n-переходах возникает лавинный пробой, область которого насыщается свободными электронами. Часть электронов, имеющих энергию достаточную для преодоления потенциального барьера диэлектрической области, проникает в плавающий затвор. Снятие высокого программирующего напряжения восстанавливает непроводящее состояние диэлектрических областей транзистора и запирает электроны в плавающем затворе, где они могут находиться длительное время (десятки лет). Заряженный электронами плавающий затвор увеличивает пороговое напряжение транзистора настолько, что в диапазоне рабочих напряжений проводящий канал в транзисторе не создается.
Стирание информации в транзисторах с плавающим затвором может производится двумя способами – ультрафиолетовым облучением или электрическими сигналами.
В первом случае (в памяти типа EPROM) корпус интегральной схемы имеет специальное прозрачное окошко для облучения кристалла. Двуокись кремния и поликремний прозрачны для ультрафиолетовых лучей. Эти лучи вызывают в областях транзистора фототоки и тепловые токи, что делает области прибора проводящими и позволяет заряду покинуть плавающий затвор. После стирания информации окошко в корпусе заклеивают, чтобы избежать воздействия света на поверхность кристалла. Операция стирания информации этим способом занимает десятки минут, информация стирается сразу во всем кристалле. В схемах с УФ-стиранием число циклов перепрограммирования ограничено (10–1000 циклов у приборов разного качества), т.к. под действием УФ лучей свойства материалов постепенно изменяются.
Электрическое стирание информации осуществляется в транзисторах типа FLOTOX. Конструктивно эти транзисторы отличаются от предшественников более тонким слоем подзатворного диэлектрика (10 нм или меньше). При приложении к тонкому слою диэлектрика напряжений порядка 10В электроны проходят через диэлектрик в том или ином направлении в зависимости от знака напряжения. Электрическое стирание имеет преимущества – можно стирать информацию не со всего кристалла, а выборочно (в приборах типа EEPROM индивидуально для каждого адреса). Длительность процесса «стирание–запись» значительно меньше, сильно ослабляются ограничения на число циклов перепрограммирования (104–106). Кроме того, перепрограммировать ЗУ можно, не извлекая микросхему из устройства, в котором оно работает. В то же время схемы с электрическим стиранием занимают больше места на кристалле, в связи с чем их уровень интеграции меньше, а стоимость выше. Однако эти недостатки быстро преодолеваются и ЭС-стирание вытесняет УФ-стирание.
На рис. 6.6. приведены примеры условных графических обозначений микросхем ПЗУ.
Рис. 6.6. Условные обозначения микросхем ПЗУ