35 . Пороговые схемы, мажоритарные элементы

Пороговой схемой изназывается такая комбинационная схема, которая имеетвходов и один выход и реализует функцию, равную 1, только в тех случаях, когда не менеевходных сигналов равны 1. Областью использования пороговых схем является обнаружение сигналов устройств телемеханики, работающие по принципуиз.

Как правило, входные переменные имеют одинаковый вес, поэтому для реализации пороговой схемы их достаточно сложить и сравнить с заданным числом . Технически эта задача реализуется на одноразрядных сумматорах. Так как в сериях микросхем выпускаются четырехразрядные сумматоры, использование которых в качестве одноразрядных неэффективно, их преобразуют в два независимых одноразрядных сумматора (рис. 2.15,б,в).

На рис. 2.16 в качестве примера показана пороговая схема при и. Эта схема реализована на шести независимых одноразрядных сумматорах и одном логическом элементе ИЛИ. Если на вход сумматора подается переменная с весом, то выход суммы имеет также вес, а перенос –. На все три входа каждого независимого сумматора можно подавать только переменные, имеющие одинаковые веса. С помощью сумматоров,и верхней части сумматорапроизводят обычное сложение двоичных чисел. Выходными сигналами этой части схемы являются сигналы, где= 0, 1, 2, 3. Так как– четное число, то переменная, имеющая вес 1, не может оказать влияние на превышение суммы переменных(= 1,2, …, 9) порога, т.е. эту переменную можно исключить из дальнейшего рассмотрения. Таким образом, остались три переменные:– переменная, имеющая вес 4, переменныеи, имеющие вес 2.

Рис. 2.16. Пороговая схема 6 из 9

Очевидно, что порог будет превышен только в двух случаях:

1) если и; 2)и. Поэтому для окончательного построения пороговой схемы надо реализовать функцию, для чего используется вторая часть сумматора. Аналогичным образом можно реализовать любую пороговую схему при сколь угодно большом числе входных сигналов.

Мажоритарным элементом называется пороговая схема с нечетным числом входов , выходной сигнал которой равен 1 только при поступлении на ее входыили большего числа входных сигналов, равных 1. Мажоритарные элементы широко используются в различного рода системах управления при резервировании ее элементов с целью повышения их надежности. Выполнение таких схем на логических элементах приводит к их большой сложности. Более эффективно для этого использовать сумматоры. Пример схемы мажоритарного элемента на 13 входов () приведен на рис. 2.17. Схема выполнена на четырех одноразрядныхи, двух двухразрядныхии одном четырехразрядномдвоичных сумматорах. На один из входов сумматораподан сигнал, равный 1. Тем самым порогизменяется на. Выходной сигнал с весом 8 сумматорабудет равен 1, если семь или большее число входных сигналовпримут значения 1. Таким же способом можно синтезировать любой мажоритарный элемент.

Рис. 2.17. Мажоритарный элемент

40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.

Шифратор. Рассмотрим построение шифратора, преобразующего унитарных десятичный код (с отображением десятичной цифры уровнем логической 1 на одной из десяти цепей) в двоичный код 8421. Воспользуемся полученными ранее логическими выражениями

; ;;,

где – входные сигналы,– выходные сигналы (значения разрядов кода 8421).

На рис. 2.23,а показана ПЛМ, реализующая функции шифратора (для упрощения схемы не показаны источник питания и резисторы).

а) б)

в) г)

Рис. 2.15. Типовые цифровые устройства, выполненные на ПЛМ

Дешифратор. Реализацию на ПЛМ рассмотрим на примере дешифратора, преобразующего трехразрядный двоичный код (,,) в унитарный 8-разрядный (,, …,).

Функционирование такого дешифратора определяется следующими логическими выражениями:

, ,,,

, ,,. (2.54)

Настроенная на реализацию данных функций ПЛМ приведена на рис. 2.23,б.

На рис. 2.23,в показана схема мультиплексора с четырьмя входами (,,,). Здесь,– адресные входы;– вход для подачи сигнала разрешения выдачи;– выход.

На рис. 2.23,г приведена схема демультиплексора с четырьмя выходами (,,,). Здесь– вход;,– адресные входы;– вход сигнала разрешения выдачи.