- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
28. Сумматоры
Полный сумматор – это устройство, предназначенное для сложения трех одноразрядных двоичных чисел ,и. Такая задача возникает при поразрядном сложении двух одноразрядных чисел, когда в качестве третьего слагаемого приходится учитывать перенос из предыдущего (младшего) разряда. Например, пусть требуется сложить два числаи. Операция сложения, как и в десятичном коде, осуществляется поразрядно от младшего разряда к старшему с учетом переполнения младшего разряда:
1110 – перенос ()
+1011 –
1110 – B
11001 – сумма ()
Из примера видно, что в результате выполнения операции сложения в каждом разряде помимо суммы может образовываться перенос в очередной старший разряд.
Построение функциональной схемы полного сумматора можно выполнить, записав таблицу соответствия его функционирования.
Таблица 2.9
Входы |
Выходы | |||
Слагаемые |
Перенос |
Сумма |
Перенос | |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Минимизировав функции и, представленные в таблице, получим
;
. (2.38)
Как видно, эти функции достаточно сложны для реализации, поэтому в реальных схемах полный сумматор выполняют из двух полусумматоров.
30. Полусумматор
Полусумматор, в отличие от полного сумматора, обеспечивает выполнение операции суммирования двух одноразрядных двоичных чисел ибез учета сигнала переноса из младшего разряда. В результате сложения в общем случае наряду с суммой может получиться перенос. Функционирование полусумматора описывается таблицей 2.10.
Таблица 2.10
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Как видно из таблицы, для реализации необходим элемент «неравнозначность», для реализации функции– логическое И, т.е.
; . (2.39)
Для упрощения схемы функцию лучше записать по нулям:
(2.40)
Проинвертировав обе части и выполнив элементарные преобразования, получим
;
(2.41)
где и входи в уравнение (2.41), которое реализуется схемой, изображенной на рис. 2.14,а.
Рис. 2.14. Сумматоры
Условные графические обозначения полусумматора и полного одноразрядного сумматора приведены на рис. 2.14,б, а функциональная схема полного одноразрядного сумматора, выполненного на двух полусумматорах, – на рис. 2.14,в.
Для сложения -разрядных чисел необходимоодноразрядных полных сумматоров и один полусумматор в нулевом разряде (рис. 2.14,г).
31. Многоразрядные двоичные сумматоры
В настоящее время в виде микросхем выпускаются одно- (155ИМ1), двух- (155ИМ2) и четырехразрядные (155ИМ3, 564ИМ1) двоичные сумматоры. На рис. 2.15,а показано условного графическое обозначение четырехразрядного двоичного сумматора. Входы и, где=1, 2, 3, 4 илогически равноценны.
Рис. 2.15. Четырехразрядный двоичный сумматор
33.Цифровые Компараторы
Для сравнения операндов в цифровых системах часто используют специальные схемы – двоичные компараторы. Простейшим вариантом компараторов являются схемы для определения равенства двух операндов и. Равенство одноразрядных операндов определяется с помощью логической операции «Равнозначность»:при,при. Для определения равенства многоразрядных операндов выполняется конъюнкция результатов сравнения отдельных разрядов:
(2.42)
Более сложными являются схемы сравнения для определения неравенства -разрядных операндови:
(2.43)
Для одноразрядных операндов ифункции сравнения реализуются с помощью операций «Запрет»:
, . (2.44)
Для двухразрядных операндов ифункции неравенстваиопределяются таблицей истинности 2.11. Минимизируя выражения функций с помощью карт Карно, получаем
,
. (2.45)
Таблица 2.11
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
Аналогично представляются функции сравнения -разрядных операндов:
, (2.46)
. (2.47)
где ,– функции сравнения () младших разрядов.
Согласно выражениям (2.46), (2.47) сравнение операндов можно производить последовательно, начиная с младших разрядов ,. Пример многоразрядного компаратора с последовательной структурой, реализованного в соответствии с выражением (2.46), дан на рис. 2.18,а.
Рис. 2.18. Схемы компараторов с последовательным (а) и параллельным (б) сравнением разрядов
В быстродействующих компараторах реализуется одновременное (параллельное) сравнение всех разрядов операндов в соответствии с выражениями (2.48), (2.49). Эти выражения получаются из (2.46), (2.47) подстановкой функций , …,или, …,:
; (2.48)
. (2.49)
Схема четырехразрядного компаратора с параллельной структурой показана на рис. 2.18,б.