- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
41.Назначение и базовая структура пмл
Одно из важных применений БИС программируемой логики – замена малого и среднего уровня интеграции при реализации так называемой произвольной логики. В этих применениях логическая мощность ПЛМ зачастую используется неполно. Это проявляется, в частности, при воспроизведении типичных для практики систем переключательных функций, не имеющих больших пересечений друг с другом по одинаковым термам. В таких случаях возможность использования выходов любых конъюнкторов любыми дизъюнкторами (как предусмотрено в ПЛМ) становится излишним усложнением. Отказ от этой возможности означает отказ от программирования матрицы ИЛИ и приводит к структуре ПМЛ (PAL, GAL) [15].
В ПМЛ (рис. 4.6) выходы элементов И (выходы первой матрицы) жестко распределены между элементами ИЛИ (входами матрицы ИЛИ). В показанной ПМЛ входов,выходов иэлементов И, поскольку каждому элементу ИЛИ придается по четыре конъюнктора. ПМЛ, как и ПЛМ, воспроизводят дизъюнктивные нормальные формы логических функций, но с более жесткими ограничениями.
Рис. 4.6. Базовая структура ПМЛ
В сравнении с ПЛМ схемы ПМЛ имеют меньшую функциональную гибкость, т. к. в них матрица ИЛИ фиксирована, но их изготовление и использование проще. Преимущества ПМЛ особенно проявляются при проектировании несложных устройств. Поэтому данный тип интегральных схем завоевал наибольшую популярность у разработчиков электронных устройств и на сегодняшний день составляет подавляющую долю рынка всех выпускаемых ПЛИС за рубежом.
Подготовка задач к решению на ПМЛ имеет много общего с подходом к решению задач на ПЛМ, но есть и различия. Для ПМЛ важно уменьшить число элементов И для каждого выхода, но если для ПЛМ стремятся искать представление функции с наибольшим числом общих термов, то для ПМЛ это не требуется, поскольку элементы И фиксированы по своим выходам и не могут быть использованы другими выходами (т. е. для других функций).
42.Назначение и базовая структура бмк.
В современных цифровых системах используется широкая номенклатура разнообразных сложнофункциональных блоков, которые выпускаются в виде специализированных БИС. Если требуемый объем выпуска БИС относительно невелик (до десятков тысяч штук), то наиболее эффективной является их реализация на основе базовых матричных кристаллов (БМК) [1, 15].
БМК состоит из трех основных частей:
– комплекта базовых (топологических) ячеек, располагаемых на кристалле в виде прямоугольной матрицы;
– трассировочного пространства, в котором размещаются трассы металлических проводников, соединяющих БЯ в функционально законченную БИС;
– периферийной области, где расположены необходимые вспомогательные схемы, обеспечивающие работу БИС, схемы-трансляторы, осуществляющие согласование внутренних сигналов БИС с сигналами, передаваемыми во внешних линиях связи между БИС, и контактные площадки для подключения внешних выводов.
Базовая ячейка (БЯ) представляет собой набор, содержащий от 4...5 до 20...30 расположенных рядом компонентов: резисторов, биполярных или МДП-транзисторов.
Компонентный состав БЯ выбирается достаточным для реализации на его основе простейшего или сложнофункционального логического элемента. При этом компоненты соседних БЯ могут совместно формировать элемент или функциональный узел более высокой сложности – макроэлемент.
Для удобства топологического проектирования несколько соседних БЯ (чаще всего четыре) группируются в топологическую ячейку (ТЯ). Все ТЯ в БМК имеют одинаковую топологию и размещаются в виде матрицы, форма которой близка к квадратной. Между ТЯ остаются каналы для проведения соединений элементов и цепей питания. Такая конструкция БМК упрощает автоматизированную разработку топологии объединений БЯ при проектировании БИС.
Трассировочное пространство представляет собой систему ортогонально расположенных трасс, по которым проводятся металлические проводники для передачи логических сигналов между элементами, подводки питания и других цепей. Обычно создаются 2...3 уровня расположенных друг над другом проводников, которые разделятся слоями диэлектрика (SiO2).
Компонентный состав и топология БЯ определяются типом базового элемента, который будет реализовываться на ее основе. БМК, на которых создаются БИС ТТЛ, обычно имеют БЯ, содержащие до 3...4 транзисторов и до 4...5 резисторов. Такой компонентный набор обеспечивает реализацию элемента И-НЕ ТТЛ с простым инвертором и числом входов до 3...4. В некоторых типах БМК ТТЛ в состав БЯ включены диоды для реализации фиксирующих цепочек. Для реализации БИС ЭСЛ используются БМК, имеющие до 15...18 транзисторов и 10 резисторов. Такой набор компонентов позволяет создавать на базе БЯ двухъ- и трехъярусный элемент И-ИЛИ/И-ИЛИ-НЕ с числом входов до 6...8. БМК на КМДП-транзисторах обычно содержит ряды из попарно расположенных - и -канальных транзисторов, между которыми проходят каналы для горизонтальных соединений. Несколько рядом размещенных МДП-транзисторов соединяются в схему элемента, т.е. служат в качестве БЯ. Путем параллельного или последовательного включения резисторов или МДП-транзисторов можно получить из компонентов БЯ элементы с различными значениями тока питания, потребляемой мощности и задержки переключения.
Соединяя компоненты БЯ, входящих в состав одной ТЯ, можно создавать функциональные узлы значительной сложности – макроэлементы. В БМК ЭСЛ, например, на базе ТЯ реализуются макроэлементы, эквивалентные 10...20 элементам И-НЕ либо ИЛИ-НЕ.
Для сокращения сроков и повышения качества разработки матричных БИС их проектирование ведется с помощью функциональных библиотек, которые содержат до 50...100 различных элементов и макроэлементов. Типовой состав библиотеки включает:
– до 30...40 типов логических элементов, реализующие операции И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, Исключающее ИЛИ и др. с различным числом входов;
– до 10...15 типов триггеров, чаще всего D-, RS-, JK-типов, отличающиеся числом входов, видом синхронизации, способом установки и сброса и др.;
– до 40...50 типов функциональных узлов, включая различные варианты мультиплексоров и демультиплексоров, дешифраторов, сумматоров и АЛУ, регистров, счетчиков с числом разрядов 1...8, фрагменты ПЛМ и ПЗУ и др.
Для каждого элемента (макроэлемента) в библиотеке содержатся справочные данные, где приведены его структура и логическая функция, число занимаемых им БЯ, потребляемая мощность, задержка переключения, коэффициент разветвления на выходе. Используя данные сведения, разработчик может спроектировать схему матричной БИС и оценить ее основные характеристики.