- •1. Основные параметры и характеристики логических элементов
- •2. Сравнительная оценка базовых логических элементов
- •3. Системы обозначений отечественных и зарубежных имс
- •4. Типы корпусов микросхем
- •5. Условные графические обозначения микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •9. Кнф, днф, сднф, скнф. Функционально полные системы логических функций
- •14.Метод минимизации Квайна и Мак-Класки.
- •15. Метод минимизации Квайна и Мак-Класки. Получение мкнф функции.
- •17 Комбинационныеустройства:Определение.Методика проектирования
- •18. Шифраторы
- •2.8. Дешифраторы
- •22. Преобразователи кодов
- •24. Мультиплексоры
- •25. Мультиплексорное дерево
- •26. Построение логических функций на мультифлексорах
- •27. Демультиплексоры
- •28. Сумматоры
- •30. Полусумматор
- •31. Многоразрядные двоичные сумматоры
- •33.Цифровые Компараторы
- •35 . Пороговые схемы, мажоритарные элементы
- •40.Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм.
- •41.Назначение и базовая структура пмл
- •42.Назначение и базовая структура бмк.
- •44. Триггеры: определение, общая структура кбя дбя, классификация по способу записи информации
- •46. Регистры
- •47. Функционирование регистров хранения. Схемы и условное графическое обозначение регистров хранения
- •48. Функционирование, схемы и условное графическое обозначение регистров сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики.
- •52. Вычитающие и реверсивные синхронные двоичные счетчики
- •53. Синтез декадных синхронных счетчиков
- •54. Синтез синхронных двоичных счетчиков с переменным коэффициентом счета
- •55. Кольцевые счетчики
- •56. Определение генераторов кодов. Синтез генераторов кодов на основе счетчиков
- •57. Синтез генераторов кодов на основе сдвиговых регистров.
- •58. Определение делительной частоты. Синтез делителей частоты
- •60. Цифровые запоминающие устройства
- •61. Классификация запоминающих устройств по технологии выполнения и по способу обращения к массиву памяти. Основные параметры зу
- •62. Структура микросхем памяти с произвольной выборкой. Управляющие сигналы
- •63. Статические и динамические озу
- •64. Постоянные запоминающие устройства
- •65.Способы увеличения объема памяти запоминающих устройств
- •67. Основные характеристики цап и ацп
- •68. Цап с матрицей взвешенных коэффициентов
- •69. Цап с матрицей r-2r
- •70. Цап с весовым суммированием выходных сигналов
- •71. Области применения цап
- •72. Ацп времяимпульсного типа
- •73. Ацп с двойным интегрированием
- •74. Ацп параллельного преобразования (прямого преобразования)
- •75. Ацп последовательного счета (развертывающего типа)
- •76. Ацп следящего типа
- •77. Ацп последовательного приближения (поразрядного уравновешивания)
- •78. Классификация и области применения ацп
- •79. Схема выборки и хранения
- •80. Микропроцессор
- •81. Характеристики, достоинства и недостатки cisc-, risc-, vlim-
- •82. Характеристики, достоинства и недостатки Принстонской и Гарвардской архитектурой микропроцессоров.
- •84 Классификация микропроцессоров по функциональному признаку и количеству входящих в устройство бис.
- •85 Структура и состав микропроцессорных систем.
- •86. Системная шина. Шина адреса, шина данных, шина управления, их назначение и разрядность. Мультиплексированная шина адреса-данных.
- •90. Режим Примой доступ к памяти работы микропроцессора
- •91. Способы адресации операндов. Особенности способов адресации
- •92. Формат типовой команды микропроцессора.
- •93. Команды пересылки
- •94. Команды сдвига. Команды сравнения и тестирования.
- •95.Команды битовых операций. Операции управления программой
- •96. Структурная схема, физический интерфейс и условное графическое изображение однокристального микроконтроллера (мк) к1816ве48
- •97. Структурная организация центрального процессора мк к1816ве48
- •98.Организация память программ и данных мк к1816ве48.
- •99. Организация системы ввода-вывода мк к1816ве48
- •100. Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101. Средства расширения памяти программ мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •102. Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103 . Средства расширенияввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
97. Структурная организация центрального процессора мк к1816ве48
Представленная на рис. 1 структурная схема однокристальной вычислительной системы ВЕ48/ВЕ49/ВЕ50 содержит 8-разрядный центральный процессор (ЦП8), управляющее ПЗУ, внутреннее ОЗУ, 24 линии прямого ввода-вывода (ВВ), представленные в виде трех встроенных 8-разрядных портов (P1, P2, BUS), три тестируемых входа ,,, 8-разрядный таймер/счетчикT и логику одноуровневой системы прерываний с двумя источниками запросов [3, 4]. Благодаря предусмотренным в схеме средствам внешнего расширения возможны вынос за пределы кристалла и (или) прямое увеличение размеров управляющей памяти до 4Кбайт, добавление дополнительного блока внешнего ОЗУ данных в 256 байт и 16 линий ВВ (4 внешних 4-разрядных двунаправленных портов, адресуемых независимо друг от друга). Полученная в итоге система называется расширенной.
Гарвардский принцип организации вычислительной среды предусматривает разделение памяти для хранения программ и данных. Память программ допускает только операцию считывания, память данных доступна и для записи, и для считывания.
команд, дешифратор и регистр команд, регистр слова состояния программы и схема условных переходов.
Десятичный корректор обеспечивает коррекцию результата при выполнении операции сложения двухразрядных десятичных чисел.
Счетчик команд PC предназначен для формирования текущего адреса местонахождения команды в памяти программ и содержит 12 разрядов. Старший разряд PC изменяется только программно.
Дешифратор команд представляет собой программируемую логическую матрицу, на вход которой поступает код команды с регистра команд, в котором осуществляется запись и хранение кода команды. С выхода дешифратора команд снимаются управляющие сигналы, осуществляющие выполнение этой команды.
Для выполнения условных переходов предусмотрена возможность использования ряда признаков. Некоторые из этих признаков записываются в триггерах регистра слова состояния программы PSW. Формат слова состояния программы приведен на рис. 2. Назначение разрядов следующее: разряды 0…2 – разряды указателя стека; разряд 3 не используется (при чтении всегда равен 1); разряд 4 – разряд, указывающий используемый банк рабочих регистров общего назначения (BS); разряд 5 – флаг пользователя (F0) (используется в командах условного перехода); разряд 6 – признак переноса AC из младшей тетрады в старшую (используется в команде десятичной коррекции); разряд 7 – признак переноса C, указывающий на переполнение аккумулятора после предыдущей операции.
Рис. 2. Формат слова состояния программы микроконтроллера ВЕ48
Входящий в состав PSW трехразрядный указатель стека обеспечивает организацию системного стека из восьми двухбайтовых ячеек. Стек служит для промежуточного хранения старшей тетрады PSW и определяемых текущим состоянием PC адресов возврата при обработке прерываний и вызовах подпрограммы. Набор признаков C, AC, F0, BS совместно с 12-разрядным PC образуют двухбайтовый объект, автоматически загружаемый в стек или выбираемый обратно при очередной операции над ним. При ограниченной глубине стека допускается до восьми уровней вложения, в противном случае возникает переполнение стека с переходов через границу не его начало.
Помимо входящих в слово состояния программы, существуют еще два флажка: MB – содержимое данного флажка определяет состояние старшего разряда PC и F1 – еще один флажок пользователя (наряду с F0).
Схема условных переходов предназначена для формирования сигналов управления ветвлением программы при выполнении команд условных переходов.