Рисунки и таблицы к конспекту лекций по дисциплине «ЦиМПУ»

Разделы 1 и 2

Содержание

1 Основы цифровой техники 10

1.1 Арифметические основы цифровой техники 10

Таблица 1.1 – Представление десятичных чисел в позиционных системах счисления 10

Рисунок 1.1 – Распределение разрядной сетки для двоичных чисел с фиксированной точкой 11

Рисунок 1.2 – Область представляемых чисел с фиксированной точкой 11

Рисунок 1.3 – Распределение разрядной сетки для двоичных чисел с плавающей точкой 12

Таблица 1.2 – Сложение двоичных чисел 12

Таблица 1.3 – Вычитание двоичных чисел 12

Таблица 1.4 – Символьный код КОИ-7 12

1.2 Логические основы цифровой техники 13

Таблица 1.5 – Таблица истинности для элементарных логических функций одного аргумента 13

Таблица 1.6 – Таблица истинности для элементарных логических функций двух аргументов 13

Рисунок 1.4 – Реализация элементарных логических функций одного аргумента f0 (а) и f3 (б) 13

Рисунок 1.5 – Реализация элементарной логической функции (а) и условное графическое обозначение повторителя (б и в) 14

Рисунок 1.6 – Реализация элементарной логической функции f2(x) (а) и условное графическое обозначение инвертора (б и в) 14

Таблица 1.7 – Полная совокупность элементарных логических функций двух аргументов 15

Рисунок 1.7 – Реализация на основе логических элементов И‑НЕ логических элементов НЕ (а) и И (б) 18

Рисунок 1.8 – Реализация на основе логических элементов ИЛИ‑НЕ логических элементов НЕ (а) и ИЛИ (б) 19

Рисунок 1.10 – Логическая схема устройства в базисе ИЛИ-НЕ 20

1.3 Схемотехнические основы цифровой техники 20

Рисунок 1.11 – Условное обозначение микросхемы 1533ЛА3 20

Таблица 1.8 – Обозначение цифровых ИС для подгруппы логических элементов 21

Рисунок 1.12 – Условное графическое обозначение расширителя (а), логического элемента 2И-2ИЛИ-НЕ/2И-2ИЛИ с возможностью расширения по ИЛИ (б) и логического элемента 3ИЛИ-НЕ/3ИЛИ (в) 21

Рисунок 1.13 – Зоны отображения сигналов на выходах и входах логических элементов 22

Рисунок 1.14 – Направление выходных и входных токов при высоком уровне выходного напряжения (а) и низком уровне – (б) 23

Рисунок 1.15 – Временные диаграммы входного и выходного напряжений при переключении инвертирующего логического элемента 23

Рисунок 1.16 – Принципиальная электрическая схема базового элемента схемотехники ТТЛ 23

Рисунок 1.17 – Схема подключения диода Шотки к биполярному транзистору (а) и УГО транзистора Шотки (б) 24

Рисунок 1.18 – Схема инвертора на КМОП-транзисторах 24

Рисунок 1.19 – Смеха логического элемента И-НЕ на МОП-транзисторах 25

Рисунок 1.20 – Схема логического элемента ИЛИ-НЕ на МОП-транзисторах 26

Рисунок 1.21 – Схемы логических выходов цифровых элементов схемотехники ТТЛШ (а) и КМОП (б) 26

Рисунок 1.22 – Временная диаграмма тока, потребляемого цифровым элементом при переключении из одного логического состояния в другое 27

Рисунок 1.23 – Инвертор схемотехники КМОП с тремя состояниями выхода. Принципиальная схема (а) и условное графическое обозначение (б) 27

Рисунок 1.25 – Схема реализации монтажной логики (а) и индикации уровня логической единицы (б) и уровня логического нуля (в) с помощью логических элементов с открытым коллектором (стоком) 28

Рисунок 1.26 – Схема наращивания числа входов для логических элементов И (а) и ИЛИ (б) 29

Рисунок 1.27 – Схема наращивания числа входов для логических элементов И-НЕ (а) и ИЛИ-НЕ (б) 29

Рисунок 1.28 – Схема снижения нагрузки на выходах логических элементов с помощью буферных элементов (а) и путем разделения нагрузки (б) 30

Рисунок 1.29 – Схема входной цепи элемента схемотехники КМОП с подтягивающим (а) и заземляющим (б) резисторами 30