Окончание рисунка 2.15
MUX1
Рисунок 2.16 – Схема наращивания числа информационных входов мультиплексора
Рисунок 2.17 – Схема реализации неравнозначности при настройке УЛМ константами
Рисунок 2.18 – Условное графическое обозначение одноразрядного демультиплексора для m= 4
Таблица 2.5 – Таблица истинности одноразрядного демультиплексора для m= 4
|
Логические аргументы |
Логические функции | ||||||
|
x |
a1 |
a0 |
y0 |
y1 |
y2 |
y3 | |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
|
1 |
0 |
0 |
1 |
0 |
0 |
0 | |
|
0 |
0 |
1 |
0 |
0 |
0 |
0 | |
|
1 |
0 |
1 |
0 |
1 |
0 |
0 | |
|
0 |
1 |
0 |
0 |
0 |
0 |
0 | |
|
1 |
1 |
0 |
0 |
0 |
1 |
0 | |
|
0 |
1 |
1 |
0 |
0 |
0 |
0 | |
|
1 |
1 |
1 |
0 |
0 |
0 |
1 | |
а)
б)
Рисунок 2.19 – Одноразрядный демультиплексор.
Логическая схема неструктурированная (а) и структурированная (б)
Рисунок 2.20 – Условное графическое обозначение ОДС
Таблица 2.6 – Таблица истинности ОДС
|
Логические аргументы |
Логические функции | ||||
|
ai |
bi |
ci |
si |
ci+1 | |
|
0 |
0 |
0 |
0 |
0 | |
|
0 |
0 |
1 |
1 |
0 | |
|
0 |
1 |
0 |
1 |
0 | |
|
0 |
1 |
1 |
0 |
1 | |
|
1 |
0 |
0 |
1 |
0 | |
|
1 |
0 |
1 |
0 |
1 | |
|
1 |
1 |
0 |
0 |
1 | |
|
1 |
1 |
1 |
1 |
1 | |
Рисунок 2.21 – Минимизация функций ОДС. Карты Карно для выхода суммыsi(а) и выхода переносаci+1(б)
Рисунок 2.22 – Логическая схема ОДС
Рисунок 2.23 – Логическая схема МДС последовательного действия
Рисунок 2.24 – Логическая схема МДС параллельного действия с последовательным переносом
Рисунок 2.25 – Функциональная схема четырехразрядной секции сумматора с ускоренным (параллельным) переносом
Рисунок 2.26 – Базовая структура ПЛМ
Рисунок 2.27 – Схема ПЛМ на вентильном уровне
Рисунок2.28 – ПЛМ схемотехники ТТЛШ. Элементы связей в матрицах И (а) и ИЛИ (б)
2.2 Триггерные устройства
Таблица 2.7 – Условное графическое обозначение входов синхронизации С и временные диаграммы процессов переключения
|
Тип входа С |
Условное графическое обозначение |
Временные диаграммы процессов переключения |
|
Прямой статический |
|
|
|
Инверсный статический |
|
|
|
Прямой динамический |
|
|
|
Инверсный динамический |
|
|
|
Инверсный статический |
|
|
Рисунок 2.29 – Определение параметров предустановки и выдержки для синхронных триггеров
Рисунок 2.30 – Условное графическое обозначение асинхронногоRS-триггера
Таблица 2.8 – Таблица состояний асинхронного RS-триггера
|
Логические аргументы |
Логическая функция |
Режим работы | ||||
|
Qn |
Sn |
Rn |
Qn+1 |
| ||
|
0 1 |
0 0 |
0 0 |
0 1 |
Хранение | ||
|
0 1 |
1 1 |
0 0 |
1 1 |
Установка 1 Подтверждение 1 | ||
|
0 1 |
0 0 |
1 1 |
0 0 |
Подтверждение 0 Установка 0 | ||
|
0 1 |
1 1 |
1 1 |
Ф Ф |
Неопределенность | ||
|
Примечания 1 «Qn» – предыдущее состояние триггера. 2 «Qn+1» – следующее состояние триггера. | ||||||
Рисунок 2.31 – Карты Карно для минимизации выходных функций асинхронногоRS-триггера в ДНФ.
Рисунок 2.32 – Логические схемы асинхронногоRS-триггера в базисе ИЛИ-НЕ
Таблица 2.9 – Таблица переходовRS-триггера
|
Текущее состояние |
Следующее состояние |
Требуемые состояния входов | |
|
Qn |
Qn+1 |
Sn |
Rn |
|
0 0 1 1 |
0 1 0 1 |
0 1 0 X |
X 0 1 0 |
Рисунок 2.33 – Временные диаграммы работы асинхронногоRS-триггера в базисе ИЛИ-НЕ
Рисунок 2.34 – Логические схемы асинхронногоR̅S̅-триггера на элементах И-НЕ (а, б, в) и условное графическое обозначение (г)
Таблица 2.10 – Таблица состояний асинхронногоR̅S̅-триггера.
|
Логические аргументы |
Логическая функция |
Режим работы | ||||
|
Qn |
R̅n |
S̅n |
Qn+1 | |||
|
0 1 |
1 1 |
1 1 |
0 1 |
Хранение | ||
|
0 1 |
0 0 |
1 1 |
0 0 |
Подтверждение 0 Установка 0 | ||
|
0 1 |
1 1 |
0 0 |
1 1 |
Установка 1 Подтверждение 1 | ||
|
0 1 |
0 0 |
0 0 |
Ф Ф |
Неопределенность Неопределенность | ||
Рисунок 2.35 – СинхронныйRS-триггер со статическим управлением.