- •Разделы 1 и 2
- •1 Основы цифровой техники 10
- •1.1 Арифметические основы цифровой техники 10
- •1.2 Логические основы цифровой техники 13
- •1.3 Схемотехнические основы цифровой техники 20
- •1.4 Анализ и синтез комбинационных цифровых устройств 31
- •2 Цифровые устройства 37
- •2.1 Типовые комбинационные цифровые устройства 37
- •2.2 Триггерные устройства 55
- •2.3 Регистры памяти и сдвига 68
- •2.4 Счетчики и делители частоты 71
- •1 Основы цифровой техники
- •1.1 Арифметические основы цифровой техники
- •1.2 Логические основы цифровой техники
- •1.3 Схемотехнические основы цифровой техники
- •1.4 Анализ и синтез комбинационных цифровых устройств
- •2 Цифровые устройства
- •2.1 Типовые комбинационные цифровые устройства
- •Окончание рисунка 2.15
- •Логическая схема неструктурированная (а) и структурированная (б)
- •2.2 Триггерные устройства
- •Структурная схема (а) и логическая схема (б)
- •Условное графическое обозначение (а) и логическая схема (б)
- •Окончание рисунка 2.59
Структурная схема (а) и логическая схема (б)
Таблица 2.11 – Таблица состояний синхронногоRS-триггера, совмещенная с таблицей истинности комбинационной схемы.
Логические аргументы |
Логические функции |
Режим работы | |||||||
Cn |
Qn |
Sn |
Rn |
Qn+1 |
S̅n |
R̅n |
| ||
0 0 |
0 1 |
0 0 |
0 0 |
0 1 |
1 Х |
Х 1 |
Хранение | ||
0 0 |
0 1 |
1 1 |
0 0 |
0 1 |
1 Х |
Х 1 | |||
0 0 |
0 1 |
0 0 |
1 1 |
0 1 |
1 Х |
Х 1 | |||
0 0 |
0 1 |
1 1 |
1 1 |
0 1 |
1 Х |
Х 1 | |||
1 1 |
0 1 |
0 0 |
0 0 |
0 1 |
1 Х |
Х 1 |
Хранение | ||
1 1 |
0 1 |
1 1 |
0 0 |
1 1 |
0 Х |
1 1 |
Загрузка 1 Подтверждение 1 | ||
1 1 |
0 1 |
0 0 |
1 1 |
0 0 |
1 1 |
Х 0 |
Подтверждение 0 Загрузка 0 | ||
1 1 |
0 1 |
1 1 |
1 1 |
Ф Ф |
Х Х |
Х Х |
Неопределенность |
Рисунок 2.36 – Карты Карно для функцийS̅nиR̅n синхронногоRS-триггера со статическим управлением
Рисунок 2.37 – СинхронныйRS-триггер на элементах И-НЕ. условное графическое обозначение (а) и логическая схема (б)
Рисунок 2.38 – Синхронный D-триггер со статическим управлением на элементах И-НЕ. Структурная схема (а) и логическая схема (б)
Таблица 2.12 – Таблица состояний синхронногоD-триггера со статическим управлением, совмещенная с таблицей истинности комбинационной схемы
Логические аргументы |
Логические функции |
Режим работы | ||||||
Сn |
Dn |
Qn |
Qn+1 |
S̅n |
R̅n |
| ||
0 0 0 0 |
0 0 1 1 |
0 1 0 1 |
0 1 0 1 |
1 X 1 X |
X 1 X 1 |
Хранение | ||
1 1 1 1 |
0 0 1 1 |
0 1 0 1 |
0 0 1 1 |
1 1 0 X |
X 0 1 1 |
Подтверждение 0 Загрузка 0 Загрузка 1 Подтверждение 1 |
Рисунок 2.39 - Карты Карно для функцийS̅nиR̅n синхронногоD-триггера со статическим управлением
Рисунок 2.40 – Карта Карно для функцииR̅n синхронногоD-триггера со статическим управлением
Рисунок 2.41 – СинхронныйD-триггер со статическим управлением. Логическая схема (а) и условное графическое обозначение (б)
Рисунок 2.42 –JK-триггер со статическим управлением. Структурная схема (а) и логическая схема (б)
Таблица 2.13 – Таблица состоянийJK-триггера со статическим управлением, совмещенная с таблицей истинности комбинационной схемы
Логические аргументы |
Логические функции |
Режим работы | |||||||
Сn |
Qn |
Jn |
Kn |
Qn+1 |
S̅n |
R̅n |
| ||
0 0 |
0 1 |
0 0 |
0 0 |
0 1 |
1 X |
X 1 |
Хранение | ||
0 0 |
0 1 |
1 1 |
0 0 |
0 1 |
1 X |
X 1 | |||
0 0 |
0 1 |
0 0 |
1 1 |
0 1 |
1 X |
X 1 | |||
0 0 |
0 1 |
1 1 |
1 1 |
0 1 |
1 X |
X 1 | |||
1 1 |
0 1 |
0 0 |
0 0 |
0 1 |
1 X |
1 X |
Хранение | ||
1 1 |
0 1 |
1 1 |
0 0 |
1 1 |
0 X |
1 1 |
Загрузка 1 Подтверждение 1 | ||
1 1 |
0 1 |
0 0 |
1 1 |
0 0 |
1 1 |
X 0 |
Подтверждение 0 Загрузка 0 | ||
1 1 |
0 1 |
1 1 |
1 1 |
1 0 |
0 1 |
1 0 |
Переключение (счетный) |
Рисунок 2.43 – Карты Карно дляJK-триггера со статическим управлением
Рисунок 2.44 – ДвухступенчатыйJK-триггер с инвертором
Рисунок 2.45 – Условное графическое обозначение двухступенчатогоJK-триггера со статическим управлением
Рисунок 2.46 – Т-триггер на основеJK-триггера (а) иD-триггера (б)
Таблица 2.14 – Таблицы переходовD- иT-триггеров
Текущее состояние |
Следующее состояние |
D-триггер |
Т-триггер |
Qn |
Qn+1 |
Dn |
Tn |
0 0 1 1 |
0 1 0 1 |
0 1 0 1 |
0 1 1 0 |
Рисунок 2.47 – Т-триггер на основеD-триггера
Рисунок 2.48 – Схема делителя частоты на два на основеD-триггера (а) и его временные диаграммы (б)
Рисунок 2.49 – СинхронныйD-триггер с динамическим управлением.