Условное графическое обозначение (а) и логическая схема (б)
2.3 Регистры памяти и сдвига
Рисунок 2.50 – Параллельный регистр наD-триггерах с прямым динамическим входом синхронизации. Условное графическое обозначение (а) и логическая схема (б)
а)
Рисунок 2.51 — Регистр сдвига со сдвигом вправо наD-триггерах с прямым динамическим входом синхронизации. Условное графическое обозначение (а) и логическая схема (б)
б)
Окончание рисунка 2.51
Рисунок 2.52 — Временные диаграммы при сдвиге вправо кодового слова 1000 (DSR=0)
Рисунок 2.53 – Четырехразрядный счетчик Джонсона. Логическая схема (а) и временные диаграммы работы (б)
2.4 Счетчики и делители частоты
Суммирующие
выходы
Вычитающие
выходы
б)
Рисунок 2.54 — Четырехразрядный асинхронный двоичный суммирующий счетчик с последовательным переносом наJK-триггерах. Условное графическое обозначение (а) и логическая схема (б)
Таблица 2.15 – Таблица состояний двоичного счетчика
|
Номер входного импульса |
Режим сложения |
Режим вычитания | |||||||
|
Q3 |
Q2 |
Q1 |
Q0 |
Q̅3 |
Q̅2 |
Q̅1 |
Q̅0 | ||
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 | |
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 | |
|
2 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 | |
|
3 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 | |
|
… |
… |
… |
… |
… |
… |
… |
… |
… | |
|
15 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 | |
|
16 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 | |
|
17 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 | |
Рисунок 2.55 – Временные диаграммы, поясняющие работу четырехразрядного двоичного суммирующего счетчика
Таблица 2.16 – Таблица состояний дляi-го разряда синхронного счетчика с параллельным переносом
|
Логические аргументы |
Логические функции | ||
|
Qi |
Ci |
Qi+1 |
Ci+1 |
|
0 |
0 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
|
Примечания «Qi» – предыдущее состояние триггера i – го разряда; «Ci» – перенос на информационном входе Т триггера i – го разряда; «Qi+1» – следующее состояние триггера i – го разряда; «Ci+1» – перенос в соседний старший разряд. | |||
Рисунок 2.56 – Логическая схема четырехразрядного синхронного двоичного суммирующего счетчика с параллельным переносом
Рисунок 2.57 — Упрощенная логическая схема восьмиразрядного синхронного двоичного счетчика с групповым переносом
Рисунок 2.58 – Условное графическое обозначение микросхемы счетчика ЭКР1554ИЕ18
Таблица 2.17 – Таблица состояний микросхемы счетчика ЭКР1554ИЕ18
|
Входы |
Выходы |
Режим работы | |||||||||
|
|
|
СЕР |
СЕТ |
С |
Q3 |
Q2 |
Q1 |
Q0 |
| ||
|
0 |
X |
X |
X |
↑ |
0 |
0 |
0 |
0 |
Сброс на «0» | ||
|
1 |
0 |
X |
X |
↑ |
D3 |
D2 |
D1 |
D0 |
Предустановка | ||
|
1 |
1 |
1 |
1 |
↑ |
Счет на увеличение |
Счет | |||||
|
1 |
1 |
0 |
X |
↑ |
Без изменений |
Хранение | |||||
|
1 |
1 |
X |
0 |
↑ | |||||||
|
1 |
X |
X |
X |
↓ | |||||||
|
Примечание – «Х» - произвольный уровень сигнала (0 или 1). | |||||||||||
Таблица 2.18 – Таблица переходовJK-триггера
|
Вид перехода триггера |
Уровни сигналов на входах | |
|
J |
K | |
|
0 0 |
0 |
X |
|
0 1 |
1 |
X |
|
1 0 |
X |
1 |
|
1 1 |
X |
0 |
Таблица 2.19 – Таблица состояний счетчика с коэффициентом пересчета Кпер = 10, совмещенная с таблицей истинности для входовJиKтриггеров.
|
Номер входного импульса |
Текущее состояние |
Следующее состояние |
Уровни сигналов на входах триггеров | |||||||||||||||
|
Q3 |
Q2 |
Q1 |
Q0 |
Q3 |
Q2 |
Q1 |
Q0 |
J3 |
K3 |
J2 |
K2 |
J1 |
K1 |
J0 |
K0 | |||
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
X |
0 |
X |
0 |
X |
1 |
X | ||
|
2 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
X |
0 |
X |
1 |
X |
X |
1 | ||
|
3 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
X |
0 |
X |
X |
0 |
1 |
X | ||
|
4 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
X |
1 |
X |
X |
1 |
X |
1 | ||
|
5 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
X |
X |
0 |
0 |
X |
1 |
X | ||
|
6 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
X |
X |
0 |
1 |
X |
X |
1 | ||
|
7 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
X |
X |
0 |
X |
0 |
1 |
X | ||
|
8 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
X |
X |
1 |
X |
1 |
X |
1 | ||
|
9 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
X |
0 |
0 |
X |
0 |
X |
1 |
X | ||
|
10 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
X |
1 |
0 |
X |
0 |
X |
X |
1 | ||
Рисунок 2.59 – Карты Карно для двоично-десятичного счетчика
