Глава 5. Микропроцессор к1810вм86 (Intel 8086) 138

5.1. Устройство и работа микропроцессора Intel 8086 (K1810BM86) 138

5.1.1. Структура микропроцессора Intel 8086 138

5.1.2. Режимы работы микропроцессора 141

5.1.3. Структура минимально укомплектованной системы на базе микропроцессора К1810ВМ86 141

5.1.4. Структура системы средней сложности на базе микропроцессора К1810ВМ86 144

5.2. Программная модель микропроцессора Intel 8086 146

5.2.1. Пользовательские регистры 147

5.2.2. Регистры общего назначения 148

5.2.3. Сегментные регистры 149

5.2.4. Регистры состояния и управления 150

5.3. Формирование физического адреса в микропроцессоре Intel 8086 153

5.4 Способы адресации микропроцессора 154

5.5 Контрольные вопросы и задания 157

Глава 6. Микропроцессоры Intel от 80186 до Pentium 4 159

6.1. Архитектура микропроцессоров 80186/80188 164

6.2. Микропроцессор 80286 167

6.2.1 Аппаратные особенности 167

6.2.2 Система команд 170

6.2.3. Виртуальная память 173

6.3. Микропроцессоры 80386 и 80486 174

6.3.1. Микропроцессор 80386 175

6.4. Микропроцессоры Pentium и Pentium Pro 184

6.5. Специальные регистры микропроцессора Pentium 189

6.6. Управление памятью микропроцессора Pentium 193

6.7. Новые команды микропроцессора Pentium 198

6.8. Специальные особенности микропроцессора Pentium Pro 201

6.9. Микропроцессоры Pentium II, Pentium III и Pentium 4 202

6.9.1. Сопряжение с памятью 205

6.9.2. Набор регистров 205

6.11 Контрольные вопросы и задания 207

Глава 7. Микропроцессор к1801вм1, магистраль q-bus 209

7.1 Микропроцессор К1801ВМ1 209

7.1.1 Структурная схема микропроцессора К1801ВМ1 209

7.1.2 Основные технические характеристики 210

7.1.3 Регистровая модель микропроцессора 211

7.1.4 Адресное пространство 213

7.1.5 Формат команд 214

7.1.6 Методы адресации 217

7.2. Системная магистраль Q-Bus 230

7.2.1 Временная диаграмма цикла ВВОД 231

7.2 2 Временная диаграмма цикла ВЫВОД 233

7.2.3 Цикл ВВОД-ПАУЗА-ВЫВОД 234

7.2.4 Временная диаграмма предоставления прямого доступа к памяти 235

7.2.5 Временная диаграмма прерывания 236

7.3 Контрольные вопросы и задания 238

Глава 8. Понятие и задачи интерфейса 239

8.1 Интерфейс 239

8.2 Селекция магистралей 240

8.2.1 Схемы централизованной селекции 241

8.2.2 Схемы децентрализованной селекции 245

8.3 Синхронизация обмена по магистрали 248

8.4 Координация взаимодействия устройств на магистрали 252

8.5 Контрольные вопросы и задания 253

Глава 9. Интерфейсные блоки для магистралей isa и q-bus 255

9.1 ISA 255

9.2. Порядок обмена по системной магистрали ISA 257

9.2.1. Особенности магистрали ISA 258

9.2.2. Сигналы магистрали ISA 261

9.2.3. Циклы магистрали ISA 273

9.3 Разработка устройств сопряжения для ISA 278

9.3.1. Проектирование аппаратуры для сопряжения с ISA 280

9.4 Разработка устройств сопряжения для Q-bus 304

9.5 Контрольные вопросы и задания 307

Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле 308

10.1 Промышленные Fieldbus (полевые) сети 308

10.1.1 Модель OSI (Open System Interconnection) (ISO/OSI) для стандартов. 309

10.1.2 Локальная сеть на основе интерфейса RS-485, объединяющая несколько приемо-передатчиков. 310

10.2 Этапы развития fieldbus технологий 312

10.3 Сетевые протоколы в автомобиле 314

10.4 Контрольные вопросы и задания 324

Глава 11. Интегральные схемы программируемой логики (ис пл) 326

11.1. Классификация ИС программируемой логики 326

11.2. Конструктивно-технологические типы современных программируемых элементов 329

11.3. Области применения микросхем с программируемой логикой 333

11.4 Системные свойства ИС ПЛ 335

11.5 Типовые схемотехнические решения 336

11.6 Приемы дополнительной обработки сигнала 338

11.7 Организация двунаправленных выводов 338

11.8 Схема программирования типа выхода ячейки (введение триггера) 339

11.9 FPGA (программируемые пользователем вентильные матрицы) 340

11.10. Полные ресурсы межсоединений в микросхемах CPLD 343

11.11 Контрольные вопросы и задания 347

Заключение 349

Глоссарий 350

Список литературы 369