- •К.А. Палагута Микропроцессоры и интерфейсные средства транспортных средств
- •Москва 2011
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия 11
- •Глава 2 Режимы работы мпс 33
- •Глава 3. Реализация и организация памяти мп 57
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080) 77
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086) 138
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4 159
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus 209
- •Глава 8. Понятие и задачи интерфейса 239
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus 255
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле 308
- •Глава 11. Интегральные схемы программируемой логики (ис пл) 326
- •Предисловие
- •Введение
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия
- •1.1 Определение микропроцессора, классификация мп
- •1.2 Микропроцессорный комплект (мпк)
- •1.3 Микропроцессорная система
- •1.4 Линия, шина, магистраль
- •1.5 Типы магистралей
- •1.6 Шина адреса, раздельные и объединенные адресные пространства памяти и устройств ввода-вывода
- •1.7 Шина данных
- •1.8 Шина управления
- •1.9 Архитектура и структура микропроцессора
- •1.10 Cisc и risc процессоры, конвейерное выполнение команд программы
- •1.11 Конвейерная обработка данных
- •1.12 Контрольные вопросы и задания
- •Глава 2 Режимы работы мпс
- •2.1 Режим обмена данными под управлением процессора
- •2.2 Режим пдп
- •2.3 Режим прерывания
- •2.4 Контрольные вопросы и задания
- •Глава 3. Реализация и организация памяти мп
- •3.1. Виды запоминающих устройств (зу)
- •3.2. Кэш-память
- •3.3. Когерентность, механизмы сквозной и обратной записи
- •3.4. Алгоритмы обновления содержимого заполненных строк, снуппинг
- •3.5. Организация памяти
- •3.6. Внешние зу
- •3.7. Контрольные вопросы и задания
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080)
- •4.1 Структура мп к580вм80
- •4.2 Основные технические характеристики мп кр580вм80а
- •4.3 Регистровая модель мп к580вм80
- •4.4 Классификация команд мп кр580вм80а
- •4.5 Команды пересылки (перемещения) данных
- •4.5.1 Пересылка из регистра в регистр
- •4.5.2 Непосредственная пересылка
- •4.5.3 Непосредственная загрузка пары регистров
- •4.5.4 Запоминание/загрузка аккумулятора и пары hl
- •4.5.5 Ввод из пары регистров в стек
- •4.5.6 Ввод а и f в стек
- •4.5.7 Выбор из стека пары регистров
- •4.5.8 Выбор (a) и (f) из стека
- •4.5.9 Обмен данными
- •4.5.10 Пересылка нl
- •4.6 Приращение / отрицательное приращение
- •4.6.1 Приращение/отрицательное приращение регистра
- •4.6.2 Приращение пары регистров
- •4.6.3 Отрицательное приращение пары регистров
- •4.7 Арифметические и логические операции
- •4.7.1 Арифметические операции над (a) и (r)
- •4.7.2 Арифметические операции с непосредственной адресацией
- •4.7.3 Сложение содержимого пар регистров
- •4.7.4 Логические операции над (а) и (r)
- •0800) Ora c
- •4.7.5 Логические операции с непосредственной адресацией
- •4.7.6 Операции сравнения
- •4.7.7 Операции циклического сдвига (а).
- •4.7.8 Дополнение аккумулятора
- •4.8 Команды перехода и вызова подпрограмм
- •4.8.1 Команды переходов
- •4.8.2 Команды вызова подпрограмм и возврата из подпрограмм
- •4.9 Команды ввода – вывода
- •4.9.1 Ввод данных из входного порта
- •4.9.2 Вывод данных в выходной порт
- •4.10 Команды управления
- •4.10.1 Рестарт (повторный запуск)
- •4.10.2 Изменение (Тс)
- •0800) Stc
- •0800) Cmc
- •4.10.3 Управление прерываниями
- •4.10.4 Двоично-десятичная коррекция
- •4.10.5 Пустая операция
- •4.10.6 Останов
- •4.11 Микропроцессор intel8085
- •4.11.1 Архитектура мп intel8085
- •4.11.2 Регистры мп Intel 8085
- •4.11.3 Ввод и вывод последовательных данных
- •4.12 Контрольные вопросы и задания
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086)
- •5.1. Устройство и работа микропроцессора Intel 8086 (k1810bm86)
- •5.1.1. Структура микропроцессора Intel 8086
- •5.1.2. Режимы работы микропроцессора
- •5.1.3. Структура минимально укомплектованной системы на базе микропроцессора к1810вм86
- •5.1.4. Структура системы средней сложности на базе микропроцессора к1810вм86
- •5.2. Программная модель микропроцессора Intel 8086
- •5.2.1. Пользовательские регистры
- •5.2.2. Регистры общего назначения
- •5.2.3. Сегментные регистры
- •5.2.4. Регистры состояния и управления
- •5.3. Формирование физического адреса в микропроцессоре Intel 8086
- •5.4 Способы адресации микропроцессора
- •5.5 Контрольные вопросы и задания
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4
- •6.1. Архитектура микропроцессоров 80186/80188
- •6.2. Микропроцессор 80286
- •6.2.1 Аппаратные особенности
- •6.2.2 Система команд
- •6.2.3. Виртуальная память
- •6.3. Микропроцессоры 80386 и 80486
- •6.3.1. Микропроцессор 80386
- •6.4. Микропроцессоры Pentium и Pentium Pro
- •6.5. Специальные регистры микропроцессора Pentium
- •6.6. Управление памятью микропроцессора Pentium
- •6.7. Новые команды микропроцессора Pentium
- •6.8. Специальные особенности микропроцессора Pentium Pro
- •6.9. Микропроцессоры Pentium II, Pentium III и Pentium 4
- •6.9.1. Сопряжение с памятью
- •6.9.2. Набор регистров
- •6.11 Контрольные вопросы и задания
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus
- •7.1 Микропроцессор к1801вм1
- •7.1.1 Структурная схема микропроцессора к1801вм1
- •7.1.2 Основные технические характеристики
- •7.1.3 Регистровая модель микропроцессора
- •7.1.4 Адресное пространство
- •7.1.5 Формат команд
- •7.1.6 Методы адресации
- •7.2. Системная магистраль q-Bus
- •7.2.1 Временная диаграмма цикла ввод
- •7.2 2 Временная диаграмма цикла вывод
- •7.2.3 Цикл ввод-пауза-вывод
- •7.2.4 Временная диаграмма предоставления прямого доступа к памяти
- •7.2.5 Временная диаграмма прерывания
- •7.3 Контрольные вопросы и задания
- •Глава 8. Понятие и задачи интерфейса
- •8.1 Интерфейс
- •8.2 Селекция магистралей
- •8.2.1 Схемы централизованной селекции
- •8.2.2 Схемы децентрализованной селекции
- •8.3 Синхронизация обмена по магистрали
- •8.4 Координация взаимодействия устройств на магистрали
- •8.5 Контрольные вопросы и задания
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus
- •9.1 Isa
- •9.2. Порядок обмена по системной магистрали isa
- •9.2.1. Особенности магистрали isa
- •9.2.2. Сигналы магистрали isa
- •9.2.3. Циклы магистрали isa
- •9.3 Разработка устройств сопряжения для isa
- •9.3.1. Проектирование аппаратуры для сопряжения с isa
- •9.4 Разработка устройств сопряжения для q-bus
- •9.5 Контрольные вопросы и задания
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле
- •10.1 Промышленные Fieldbus (полевые) сети
- •10.1.1 Модель osi (Open System Interconnection) (iso/osi) для стандартов.
- •10.1.2 Локальная сеть на основе интерфейса rs-485, объединяющая несколько приемо-передатчиков.
- •10.2 Этапы развития fieldbus технологий
- •10.3 Сетевые протоколы в автомобиле
- •10.4 Контрольные вопросы и задания
- •Глава 11. Интегральные схемы программируемой логики (ис пл)
- •11.1. Классификация ис программируемой логики
- •11.2. Конструктивно-технологические типы современных программируемых элементов
- •11.3. Области применения микросхем с программируемой логикой
- •11.4 Системные свойства ис пл
- •11.5 Типовые схемотехнические решения
- •11.6 Приемы дополнительной обработки сигнала
- •11.7 Организация двунаправленных выводов
- •11.8 Схема программирования типа выхода ячейки (введение триггера)
- •11.9 Fpga (программируемые пользователем вентильные матрицы)
- •11.10. Полные ресурсы межсоединений в микросхемах cpld
- •11.11 Контрольные вопросы и задания
- •Заключение
- •Глоссарий
- •Список литературы
5.3. Формирование физического адреса в микропроцессоре Intel 8086
Адресное пространство микропроцессора i8086 составляет 1 Мбайт и обеспечивается 20-разрядной шиной адреса. Логически память разбивается на сегменты размером 64 Кбайт. Физический адрес (РА) памяти, поступающий на шину адреса микропроцессора, состоит из двух 16-битных частей - адреса сегмента (Seg) и исполнительного адреса (ЕА), суммируемых со смещением 4 бита. Сдвиг адреса сегмента на 4 бита влево эквивалентен его умножению на 16, т.е. физический адрес вычисляется как РА = 16 X Seg + ЕА. Адрес сегмента может храниться в одном из сегментных регистров: CS, DS, SS или ES.
|
Рис. 5.5 Формирование физического адреса
|
Исполнительный адрес, также называемый эффективным адресом, может быть константой, содержимым регистра, ячейки памяти или суммой нескольких величин (например, двух регистров и константы), но эта сумма является 16-разрядной, т.к. перенос игнорируется. Таким образом, физический адрес никогда не перейдет границу 64-килобайтного сегмента, на начало которого указывает текущий сегментный указатель.
5.4 Способы адресации микропроцессора
Регистровая адресация. Операнд (байт или слово) находится в регистре. Этот способ применим ко всем программно адресуемым регистрам микропроцессора.
Пример:
push es
mov dx,cx
xchg al,ah
Непосредственная адресация. Операнд (байт или слово) записывается непосредственно в коде команды.
Пример:
mov ax,2DF4h
mov dh,C2h
Прямая адресация к памяти. В команде указывается символическое обозначение ячейки памяти, над содержимым которой требуется выполнить операцию, либо ее адрес, заключенный в квадратные скобки.
Пример:
mov dl,_byte
mov word,cx
mov [00C1],bh
При использовании прямой адресации к памяти предварительно необходимо настроить какой-либо сегментный регистр на начало того участка памяти, в котором находится адресуемая ячейка.
Базовая и индексная адресация к памяти. В этом случае, относительный адрес ячейки памяти находится в регистре, обозначение которого заключается в квадратные скобки. При использовании регистра BX адресацию называют базовой, при использовании регистров SI или DI – индексной. При адресации через регистры BX, SI или DI в качестве сегментного регистра, по умолчанию, используется сегментный регистр DS. Однако, в случае необходимости можно заменить используемый по умолчанию сегментный регистр посредствам префикса замены регистра.
Пример:
mov dl,[bx]
mov es:[di],cx
mov [si],ax
Базовая и индексная адресации к памяти со смещением. Исполнительный адрес операнда определяется суммой содержимого базового или индексного регистра (BX, BP, SI, DI) и смещения, указанного в коде команды.
Пример:
mov dx,[di+12h]
mov [si+3FC0h],al
mov cx,mem[si]
mov 2[bp],dl
При этом возможно несколько вариантов записи:
Регистр вместе со смещением записывается в квадратных скобках;
Записывается мнемоническое обозначение некоторого массива элементов, после которого в квадратных скобках указывается базовый или индексный регистр;
Записывается числовое смещение, после которого в квадратных скобках базовый или индексный регистр;
При использовании регистра BP необходимо помнить, что в качестве сегментного регистра по умолчанию подразумевается регистр SS.
Базовая и индексная адресация к памяти со смещением использует не физический, а эффективный адрес ячейки памяти.
Для двухоперандных команд возможны 3 варианта размещения операндов:
источник и приемник в регистре;
источник в регистре, приемник в памяти;
источник в памяти, приемник в регистре.
Вариант, когда оба операнда в памяти запрещен!
Базово-индексная адресация к памяти. Исполнительный адрес операнда определяется суммой содержимого базового и индексного регистров. Для микропроцессора i8086 допускается использование следующих пар регистров:
[BX][SI]
[BX][DI]
[BP][SI]
[BP][DI]
Если в качестве базового регистра выступает BX, то в качестве сегментного регистра по умолчанию подразумевается регистр DS; при использовании в качестве базового регистра BP сегментным регистром по умолчанию считается SS. При необходимости можно явно указать требуемый сегментный регистр.
Пример:
mov cx,[bx][si]
mov [bp+di],ax
mov es:[bp+si],ah
Базово-индексная адресация к памяти со смещением. Относительный адрес операнда определяется суммой трех составляющих: содержимого базового и индексного регистров, а также дополнительного смещения. Допускается использование тех же регистровых пар, что и в базово-индексном методе адресации без смещения. Те же правила распространяются и на использование сегментных регистров.
Пример:
mov mem[bx][di],dx
mov 4[bp][si],ch
mov bx,[bx+di+0C21h]
Значительная часть рассмотренных выше способов адресации служит для обращения к ячейкам памяти. Однако, один и тот же результат можно получить, используя различные методы адресации. Например, все три приведенные ниже команды:
mov dl,mem+3
mov dl,mem[bx] ;в bx заранее занесено число 3
mov dl,[si][di] ;в bx заранее занесено число 3, а в si – смещение mem приведут к загрузке в регистр DL четвертого элемента массива mem (если выполнятся условия приведенные в комментариях). Но, стоит отметить, что различные методы адресации занимают различный объем памяти и выполняются за различное число тактов микропроцессора. Таким образом, тщательный подбор методов адресации, используемых в вашем коде, может в какой- то степени увеличить скорость выполнения программы или уменьшить объем необходимой памяти, а иногда и то и другое.
Система команд микропроцессора изучается в другой дисциплине и поэтому в данном учебном пособии не приводится.