- •К.А. Палагута Микропроцессоры и интерфейсные средства транспортных средств
- •Москва 2011
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия 11
- •Глава 2 Режимы работы мпс 33
- •Глава 3. Реализация и организация памяти мп 57
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080) 77
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086) 138
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4 159
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus 209
- •Глава 8. Понятие и задачи интерфейса 239
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus 255
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле 308
- •Глава 11. Интегральные схемы программируемой логики (ис пл) 326
- •Предисловие
- •Введение
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия
- •1.1 Определение микропроцессора, классификация мп
- •1.2 Микропроцессорный комплект (мпк)
- •1.3 Микропроцессорная система
- •1.4 Линия, шина, магистраль
- •1.5 Типы магистралей
- •1.6 Шина адреса, раздельные и объединенные адресные пространства памяти и устройств ввода-вывода
- •1.7 Шина данных
- •1.8 Шина управления
- •1.9 Архитектура и структура микропроцессора
- •1.10 Cisc и risc процессоры, конвейерное выполнение команд программы
- •1.11 Конвейерная обработка данных
- •1.12 Контрольные вопросы и задания
- •Глава 2 Режимы работы мпс
- •2.1 Режим обмена данными под управлением процессора
- •2.2 Режим пдп
- •2.3 Режим прерывания
- •2.4 Контрольные вопросы и задания
- •Глава 3. Реализация и организация памяти мп
- •3.1. Виды запоминающих устройств (зу)
- •3.2. Кэш-память
- •3.3. Когерентность, механизмы сквозной и обратной записи
- •3.4. Алгоритмы обновления содержимого заполненных строк, снуппинг
- •3.5. Организация памяти
- •3.6. Внешние зу
- •3.7. Контрольные вопросы и задания
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080)
- •4.1 Структура мп к580вм80
- •4.2 Основные технические характеристики мп кр580вм80а
- •4.3 Регистровая модель мп к580вм80
- •4.4 Классификация команд мп кр580вм80а
- •4.5 Команды пересылки (перемещения) данных
- •4.5.1 Пересылка из регистра в регистр
- •4.5.2 Непосредственная пересылка
- •4.5.3 Непосредственная загрузка пары регистров
- •4.5.4 Запоминание/загрузка аккумулятора и пары hl
- •4.5.5 Ввод из пары регистров в стек
- •4.5.6 Ввод а и f в стек
- •4.5.7 Выбор из стека пары регистров
- •4.5.8 Выбор (a) и (f) из стека
- •4.5.9 Обмен данными
- •4.5.10 Пересылка нl
- •4.6 Приращение / отрицательное приращение
- •4.6.1 Приращение/отрицательное приращение регистра
- •4.6.2 Приращение пары регистров
- •4.6.3 Отрицательное приращение пары регистров
- •4.7 Арифметические и логические операции
- •4.7.1 Арифметические операции над (a) и (r)
- •4.7.2 Арифметические операции с непосредственной адресацией
- •4.7.3 Сложение содержимого пар регистров
- •4.7.4 Логические операции над (а) и (r)
- •0800) Ora c
- •4.7.5 Логические операции с непосредственной адресацией
- •4.7.6 Операции сравнения
- •4.7.7 Операции циклического сдвига (а).
- •4.7.8 Дополнение аккумулятора
- •4.8 Команды перехода и вызова подпрограмм
- •4.8.1 Команды переходов
- •4.8.2 Команды вызова подпрограмм и возврата из подпрограмм
- •4.9 Команды ввода – вывода
- •4.9.1 Ввод данных из входного порта
- •4.9.2 Вывод данных в выходной порт
- •4.10 Команды управления
- •4.10.1 Рестарт (повторный запуск)
- •4.10.2 Изменение (Тс)
- •0800) Stc
- •0800) Cmc
- •4.10.3 Управление прерываниями
- •4.10.4 Двоично-десятичная коррекция
- •4.10.5 Пустая операция
- •4.10.6 Останов
- •4.11 Микропроцессор intel8085
- •4.11.1 Архитектура мп intel8085
- •4.11.2 Регистры мп Intel 8085
- •4.11.3 Ввод и вывод последовательных данных
- •4.12 Контрольные вопросы и задания
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086)
- •5.1. Устройство и работа микропроцессора Intel 8086 (k1810bm86)
- •5.1.1. Структура микропроцессора Intel 8086
- •5.1.2. Режимы работы микропроцессора
- •5.1.3. Структура минимально укомплектованной системы на базе микропроцессора к1810вм86
- •5.1.4. Структура системы средней сложности на базе микропроцессора к1810вм86
- •5.2. Программная модель микропроцессора Intel 8086
- •5.2.1. Пользовательские регистры
- •5.2.2. Регистры общего назначения
- •5.2.3. Сегментные регистры
- •5.2.4. Регистры состояния и управления
- •5.3. Формирование физического адреса в микропроцессоре Intel 8086
- •5.4 Способы адресации микропроцессора
- •5.5 Контрольные вопросы и задания
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4
- •6.1. Архитектура микропроцессоров 80186/80188
- •6.2. Микропроцессор 80286
- •6.2.1 Аппаратные особенности
- •6.2.2 Система команд
- •6.2.3. Виртуальная память
- •6.3. Микропроцессоры 80386 и 80486
- •6.3.1. Микропроцессор 80386
- •6.4. Микропроцессоры Pentium и Pentium Pro
- •6.5. Специальные регистры микропроцессора Pentium
- •6.6. Управление памятью микропроцессора Pentium
- •6.7. Новые команды микропроцессора Pentium
- •6.8. Специальные особенности микропроцессора Pentium Pro
- •6.9. Микропроцессоры Pentium II, Pentium III и Pentium 4
- •6.9.1. Сопряжение с памятью
- •6.9.2. Набор регистров
- •6.11 Контрольные вопросы и задания
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus
- •7.1 Микропроцессор к1801вм1
- •7.1.1 Структурная схема микропроцессора к1801вм1
- •7.1.2 Основные технические характеристики
- •7.1.3 Регистровая модель микропроцессора
- •7.1.4 Адресное пространство
- •7.1.5 Формат команд
- •7.1.6 Методы адресации
- •7.2. Системная магистраль q-Bus
- •7.2.1 Временная диаграмма цикла ввод
- •7.2 2 Временная диаграмма цикла вывод
- •7.2.3 Цикл ввод-пауза-вывод
- •7.2.4 Временная диаграмма предоставления прямого доступа к памяти
- •7.2.5 Временная диаграмма прерывания
- •7.3 Контрольные вопросы и задания
- •Глава 8. Понятие и задачи интерфейса
- •8.1 Интерфейс
- •8.2 Селекция магистралей
- •8.2.1 Схемы централизованной селекции
- •8.2.2 Схемы децентрализованной селекции
- •8.3 Синхронизация обмена по магистрали
- •8.4 Координация взаимодействия устройств на магистрали
- •8.5 Контрольные вопросы и задания
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus
- •9.1 Isa
- •9.2. Порядок обмена по системной магистрали isa
- •9.2.1. Особенности магистрали isa
- •9.2.2. Сигналы магистрали isa
- •9.2.3. Циклы магистрали isa
- •9.3 Разработка устройств сопряжения для isa
- •9.3.1. Проектирование аппаратуры для сопряжения с isa
- •9.4 Разработка устройств сопряжения для q-bus
- •9.5 Контрольные вопросы и задания
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле
- •10.1 Промышленные Fieldbus (полевые) сети
- •10.1.1 Модель osi (Open System Interconnection) (iso/osi) для стандартов.
- •10.1.2 Локальная сеть на основе интерфейса rs-485, объединяющая несколько приемо-передатчиков.
- •10.2 Этапы развития fieldbus технологий
- •10.3 Сетевые протоколы в автомобиле
- •10.4 Контрольные вопросы и задания
- •Глава 11. Интегральные схемы программируемой логики (ис пл)
- •11.1. Классификация ис программируемой логики
- •11.2. Конструктивно-технологические типы современных программируемых элементов
- •11.3. Области применения микросхем с программируемой логикой
- •11.4 Системные свойства ис пл
- •11.5 Типовые схемотехнические решения
- •11.6 Приемы дополнительной обработки сигнала
- •11.7 Организация двунаправленных выводов
- •11.8 Схема программирования типа выхода ячейки (введение триггера)
- •11.9 Fpga (программируемые пользователем вентильные матрицы)
- •11.10. Полные ресурсы межсоединений в микросхемах cpld
- •11.11 Контрольные вопросы и задания
- •Заключение
- •Глоссарий
- •Список литературы
4.12 Контрольные вопросы и задания
Какие регистры образуют регистровую модель микропроцессора Intel 8080 (К580ВМ80)?
Какой формат имеет регистр признаков?
Охарактеризуйте назначение каждого из признаков (флагов.)
Назначение команд пересылки.
Размер команд пересылки.
Какие из следующих команд не относятся к группе команд пересылки:
- PUSH D;
- MVI M, A6;
- LXI H, 012E;
- CALL 023D;
- LDAX D;
- CMA.
7. Как влияют команды пересылки на состояние регистра признаков?
8. Как выполняется команда MOV D, M?
9. Какая или какие из приведенных ниже мнемонических записей ошибочны:
- MOV D, B4;
- LHLD 01D6;
- PUSH PSW;
- PCHL;
- POP C;
- LDA B4;
- STAX D.
10. Какая из команд MOV C,M и MOV D,E требует для своего выполнения больше времени и почему?
11. В каком случае после выполнения команды MOV H, L содержимое регистров H и L не изменится?
12 . Как выполняется команда SPHL?
13. Особенности выполнения команды POP PSW.
Какие команды относятся к группе приращение/отрицательное приращение?
Какие признаки (флаги) изменяются при выполнении команды DCR A и как?
Чем отличаются по своему выполнению команды INR H и INX H?
Как изменится работа команды DCX, если (D)=0A, (E)=00?
Найдите неверно записанную команду или команды:
DCR M;
INR L;
DCX E;
INX D;
INX M.
19. Перечислите логические команды МП КР580ВМ80А.
20. Перечислите арифметические команды МП КР580ВМ80А.
21. Как изменяются признаки при выполнении команды ADD?
22. Как изменяются признаки при выполнении команды SUB?
23. Как изменяются признаки при выполнении команды SBB?
24. Как изменяются признаки при выполнении команды ANA?
25. Как изменяются признаки при выполнении команд ORA и XRA?
26. В каких случаях может возникнуть переполнение разрядной сетки в командах сложения и вычитания?
27. Назовите признаки переполнения разрядной сетки.
28. Какая или какие из перечисленных ниже команд не относятся к группе арифметических и логических команд?
- ANI 4D,
- SBB M,
- MVI A9,
- XRA C,
- ADC H,
- CPI D4,
- CMP E,
- LXI B,
- SUI 91.
29. Чем отличается выполнение команд сравнения и вычитания?
30. Куда всегда помещается результат выполнения логических команд, команд сложения и вычитания?
31. Определите результаты работы следующей команды:
ADD E, при(A) = 7E, (E) = F2.
32. Определите результаты работы следующей команды:
SUB L при(A) = 83, (L) = 5A.
33. Определите результаты работы следующих команд:
ANA H, ORA H, XRA H при одних и тех же операндах.
Глава 5. Микропроцессор к1810вм86 (Intel 8086)
5.1. Устройство и работа микропроцессора Intel 8086 (k1810bm86)
5.1.1. Структура микропроцессора Intel 8086
Основные характеристики:
-универсальный микропроцессор (МП);
- системная магистраль имеет 3 шины (ША – 20 бит, ШД – 16 бит, ШУ), но выводы МП с частичным мультиплексированием (16 младших разрядов ША/Д соответствуют адресам/данным, 4 оставшихся старших разряда ША – сигналы состояния микропроцессора);
- способен работать в 3-х режимах (обмен данными, ПДП, режим прерывания);
- сегментная организация памяти (размер сегмента 64 Кбайт);
- адресные пространства памяти и внешних устройств разделены;
- основная форма представления чисел - двоичный дополнительный код с фиксированной запятой; работает с десятичными числами (не только ВСД код, но и ASCII код);
- тактовая частота 4,44 МГц;
- корпус 40-выводный DIP;
- напряжение питания + 5 Вольт.
Нововведением МП стало появление очереди байтов команд (6 байтов команд), а также параллельная работа блока сопряжения с шиной (устройства шинного интерфейса) и операционного устройства.
|
Рис. 5.1 Структура микропроцессора i8086 |
Микропроцессор содержит две основные части: операционное устройство и устройство шинного интерфейса. Оба устройства могут работать параллельно, что обеспечивает совмещение во времени процессов выборки и исполнения команд. Операционное устройство содержит регистры общего назначения, арифметико-логическое устройство (АЛУ), регистр флагов (F), блок управления и обеспечивает выполнение команд.
Устройство шинного интерфейса содержит блок сегментных регистров, указатель команд (IP), сумматор адреса, очередь байтов команд, буферы, обеспечивающие связь с шиной, и предназначено для выполнения функций, связанных с выборкой операндов, установлением очередности команд и формирования адресов операндов и команд.
Всего данный МП содержит 14 регистров: 3 блока по 4 регистра плюс регистр IP (Instruction Pointer - неполный аналог программного счетчика) и флаговый регистр F.
Регистры общего назначения – РОНы (16 разрядов), только они могут адресоваться побайтно.
AX/AH/AL – регистр-аккумулятор;
BX/BH/BL – индексный регистр базы;
CX/CH/CL – регистр-счетчик;
DX/DH/DL – регистр данных.
Группа указательных и индексных регистров – 2 указательных и 2 индексных регистра:
SP – регистр-указатель стека;
BP – регистр-указатель базы;
SI – индекс источника;
DI – индекс приемника.
Группа из 4 сегментных регистров:
CS – регистр сегмента кода;
DS – регистр сегмента данных;
SS – регистр сегмента стека;
ES – регистр дополнительного сегмента данных.
Флаговый регистр 16-ти разрядный. Младший байт флагового регистра такой же, как у МП К580ВМ80. В старшем байте используются 4 бита: 1 флаг и 3 бита управления. Каждый флаг обозначен двумя буквами:
CF (Carry Flag) – флагпереноса;
PF (Parity Flag) – флагпаритета;
AF (Auxiliary Flag) – вспомогательныйфлагпереноса.
ZF (Zero Flag) – флагнуля;
SF (Sign Flag) – флагзнака;
OF (Overflow Flag) – флагпереполнения
DF (Direction Flag) – флагнаправления
IF (Interrupt Flag) – флаг прерываний
TF (Trap Flag) – флаг трассировки или пошагового выполнения команд программы.