- •Семейство микроконтроллеров aDuC70xxс прецизионной подсистемой аналогоцифрового преобразования.
- •Общее описание
- •Терминология и сокращения
- •Дифференциальная нелинейность
- •Погрешность смещения
- •Погрешность усиления
- •Режим 16-битных команд Thumb (t)
- •Умножение 32-разрядных чисел (m)
- •Встроенный отладчик EmbeddedIce (I)
- •Исключения
- •Регистры arm
- •Время обработки прерывания
- •Организация памятив aDuC70xx
- •Память Flash/ее
- •Память sram
- •Регистры внутрикристальных периферийных устройств.
- •Функция преобразования ацп
- •Тактирование
- •Особенности ацп в микросхеме aDuC7019
- •Интерфейс ацп с регистрами mmrs
- •Дифференциальный режим
- •Псевдодифференциальный режим
- •Однополярный режим
- •Структура аналогового входа
- •Подача сигнала на аналоговые входы
- •Калибровка ацп
- •Датчик температуры
- •Источник опорного напряжения
- •Энергонезависимая память flash/ee
- •Надежность Flash/ee памяти
- •Программирование флэш-памяти через последовательные интерфейсы.
- •Программирование флэш-памяти через интерфейс jtag
- •Интерфейс управления памятью Flash /ee
- •Защита памяти flash/ee
- •Существует два уровня защиты:
- •Последовательность записи ключа такова:
- •Интерфейс управления памятью Flash /ee
- •Подробное описание регистров интерфейса управления памятью Flash/ee
- •Время выполнения программы из памяти sram и из флэш-памяти
- •Отображение блоков памяти в адресное пространство
- •Причины формирования сигнала начального сброса reseTи действие этого сигнала
- •Прочая аналоговая периферия
- •Использование цап
- •Монитор источника питания
- •Компаратор
- •Генератор и схема фапч Система тактирования микроконтроллера
- •Использование внешнего кварцевого резонатора
- •Переход в режим тактирования от внешнего генератора
- •Система управления питанием
- •Интерфейс системы управления питанием и тактированием
- •Цифровая периферия Трехфазный широтно-импульсный модулятор (шим)
- •Модели в 40-выводных корпусах (aDuC7020, 21, 22)
- •Описание блока шим
- •Отключение блока шим
- •Портыдискретного параллельного ввода/вывода
- •Последовательные интерфейсы в микросистемах aDuC70xx
- •Мультиплексирование выводовпоследовательныхинтерфейсов
- •Последовательный интерфейс uart
- •Структурная схема передатчика и приёмника
- •Набор линий интерфейса и протокол канального уровня
- •Контрольный бит и спобобы его использования
- •Задание скорости передачи (частоты следования битовых интерваловBaudrate) в aDuC70xx
- •Дробный делитель (FractionalDivider)
- •Основные регистры сф, ассоциированные с подсистемой uart
- •Сетевой режим с аппаратной поддержкой адресации.
- •Последовательный синхронный периферийный интерфейс spi.
- •Последовательные интерфейсы i2c Блок программируемой логики
- •Подсистема прерываний микрокомпьютера aDuC70xx
- •Источники запросов прерываний
- •Интерфейс внешней параллельной адресуемой магистрали
- •Таймерная подсистема
Программирование флэш-памяти через последовательные интерфейсы.
Микроконтроллеры семейства ADuC702x позволяют загружать новое содержимое в флэш-память, помимо отладочного интерфейса JTAG, также и через последовательныйинтерфейс UART либо (если в обозначении микросхемы присутствует буква I) через I2C. Микросхема ADuC702x входит в режим последовательной загрузки при включении питанияили при действии сигнала Reset, если вывод ВМ (BootMode)«притянут к земле» с помощью резистора сопротивлением 1 кОм.
В режиме последовательной загрузки можно загружать код во флэш-памятьМК и тогда, когда последний установлен в готовом изделии. Программа для компьютера, обеспечивающая последовательную загрузку через интерфейс UART, поставляется в наборе разработчика. На сайте www.analog.com/microconverter имеется руководство, в котором описан протокол последовательной загрузки через порты UART и I2C.
Программирование флэш-памяти через интерфейс jtag
С помощью интерфейса JTAG можно осуществлять внутрисхемное программирование и отладку, используя программные модули, которые входят в состав средств поддержки разработки.
Интерфейс управления памятью Flash /ee
При последовательном, параллельном программировании или программировании через интерфейс JTAG используется управляющий интерфейс памяти Flash/EE, в который входят восемь регистров:
FEESTA: регистр только для чтения, показывает состояние управляющего интерфейса памяти Flash
FEEMOD: устанавливает режим работы управляющего интерфейса памяти Flash
FEECON: 8-разрядный регистр команд. Команды описаны в табл. ???
FEEDAT: 16-разрядный регистр данных.
FEEADR: 16- разрядный регистр адреса.
FEESIGN: 24-разрядный регистр сигнатуры (контрольной суммы)
FEEPRO: регистр защиты. Требует программный ключ. См. описание в табл. ???.
FEEHIDE: Регистр непосредственной защиты. Не требует ключа. См. описание в табл. (???).Отметим, что установленные настройки защиты в FEEHIDE очищены сбросом (???).
Защита памяти flash/ee
62 kB памяти Flash/EE, доступные для пользователя, можно защитить от чтения или записи, произведя запись в регистр FEEPRO либо FEEHIDE
Разряд 31 MMR- регистра FEEPRO/FEEHIDE защищает 62 kB памяти от чтения через интерфейс JTAG или с помощью параллельного программатора. Остальные разряды (31 бит) этого регистра блокируют запись в память флэш, каждый бит блокирует 4 страницы, то есть 2 kB памяти.
Защита от записи распространяется на все способы доступа.(через любой интерфейс???)
Существует два уровня защиты:
Временная защита может быть установлена или снята сбросом битов в регистре FEEHIDE. Защита начинает действовать непосредственно после модификации регистраFEEHIDE и отключается сигналом RESET (или выключением и последующим включением питания).
Постоянная отключаемая защита устанавливается путем записи в MMR –регистр FEEPRO. Защита вступает в силу только после отработки команды (0x0C) и сброса. FEEPRO может быть защищен ключом для защиты от прямого доступа. Ключевой код сохраняется и для изменения FEEPRO должен быть введен повторно. При полном стирании ключ установится в значение 0xFFFF, но при этом сотрется весь пользовательский код.