- •Семейство микроконтроллеров aDuC70xxс прецизионной подсистемой аналогоцифрового преобразования.
- •Общее описание
- •Терминология и сокращения
- •Дифференциальная нелинейность
- •Погрешность смещения
- •Погрешность усиления
- •Режим 16-битных команд Thumb (t)
- •Умножение 32-разрядных чисел (m)
- •Встроенный отладчик EmbeddedIce (I)
- •Исключения
- •Регистры arm
- •Время обработки прерывания
- •Организация памятив aDuC70xx
- •Память Flash/ее
- •Память sram
- •Регистры внутрикристальных периферийных устройств.
- •Функция преобразования ацп
- •Тактирование
- •Особенности ацп в микросхеме aDuC7019
- •Интерфейс ацп с регистрами mmrs
- •Дифференциальный режим
- •Псевдодифференциальный режим
- •Однополярный режим
- •Структура аналогового входа
- •Подача сигнала на аналоговые входы
- •Калибровка ацп
- •Датчик температуры
- •Источник опорного напряжения
- •Энергонезависимая память flash/ee
- •Надежность Flash/ee памяти
- •Программирование флэш-памяти через последовательные интерфейсы.
- •Программирование флэш-памяти через интерфейс jtag
- •Интерфейс управления памятью Flash /ee
- •Защита памяти flash/ee
- •Существует два уровня защиты:
- •Последовательность записи ключа такова:
- •Интерфейс управления памятью Flash /ee
- •Подробное описание регистров интерфейса управления памятью Flash/ee
- •Время выполнения программы из памяти sram и из флэш-памяти
- •Отображение блоков памяти в адресное пространство
- •Причины формирования сигнала начального сброса reseTи действие этого сигнала
- •Прочая аналоговая периферия
- •Использование цап
- •Монитор источника питания
- •Компаратор
- •Генератор и схема фапч Система тактирования микроконтроллера
- •Использование внешнего кварцевого резонатора
- •Переход в режим тактирования от внешнего генератора
- •Система управления питанием
- •Интерфейс системы управления питанием и тактированием
- •Цифровая периферия Трехфазный широтно-импульсный модулятор (шим)
- •Модели в 40-выводных корпусах (aDuC7020, 21, 22)
- •Описание блока шим
- •Отключение блока шим
- •Портыдискретного параллельного ввода/вывода
- •Последовательные интерфейсы в микросистемах aDuC70xx
- •Мультиплексирование выводовпоследовательныхинтерфейсов
- •Последовательный интерфейс uart
- •Структурная схема передатчика и приёмника
- •Набор линий интерфейса и протокол канального уровня
- •Контрольный бит и спобобы его использования
- •Задание скорости передачи (частоты следования битовых интерваловBaudrate) в aDuC70xx
- •Дробный делитель (FractionalDivider)
- •Основные регистры сф, ассоциированные с подсистемой uart
- •Сетевой режим с аппаратной поддержкой адресации.
- •Последовательный синхронный периферийный интерфейс spi.
- •Последовательные интерфейсы i2c Блок программируемой логики
- •Подсистема прерываний микрокомпьютера aDuC70xx
- •Источники запросов прерываний
- •Интерфейс внешней параллельной адресуемой магистрали
- •Таймерная подсистема
Последовательные интерфейсы в микросистемах aDuC70xx
В микроконтроллерах серии ADuC70xxимеются следующие последовательные интерфейсы:
1) Асинхронный последовательный коммуникационный интерфейс (обычно называемый в англоязычной литературе как ASCI‑AsynchronousSerialCommunicationInterface либо UART – UniversalAsynchronousReceiver‑Transmitter), реализующий подмножество требований спецификации RS-232.
2) Синхронный периферийный интерфейс SPI (SynchronousPeripheralInterface), разработанный фирмой Motorola.
3) Синхронный интерфейс I2C0, I2C1, разработанный фирмой Philips (два независимых канала)
4) Отладочный интерфейс JTAG (JointTestAccessGroup)– применяется для программирования внутрикристальной памяти и для удаленной отладки программы, не предназначен для использования в конечном изделии.
Мультиплексирование выводовпоследовательныхинтерфейсов
С целью уменьшения общего количества контактов, последовательные интерфейсы используют до 10 внешних выводов, разделяемых с подсистемой параллельных портов. В таблице приведены выводы параллельных портов, мультиплексированные с выводами последовательных интерфейсов.
Порт |
Конт |
Код конфигурации |
|||
00 |
01 |
10 |
11 |
||
0 |
P0.7 |
GPIO |
ECLK/XCLK1 |
SIN (UART) |
PLAO[4] |
1 |
P1.0 |
GPIO/T1 |
SIN |
SCL0(I2C) |
PLAI[0] |
P1.1 |
GPIO |
SOUT |
SDA0(I2C) |
PLAI[1] |
|
P1.2 |
GPIO |
RTS |
SCL1(I2C) |
PLAI[2] |
|
P1.3 |
GPIO |
CTS |
SDA1(I2C) |
PLAI[3] |
|
P1.4 |
GPIO/IRQ2 |
RI |
CLK(SPI) |
PLAI[4] |
|
P1.5 |
GPIO/IRQ3 |
DCD |
MISO(SPI) |
PLAI[5] |
|
P1.6 |
GPIO |
DSR |
MOSI(SPI) |
PLAI[6] |
|
P1.7 |
GPIO |
DTR |
CSL(SPI) |
PLAO[0] |
|
2 |
P2.0 |
GPIO |
#CONVSTART |
SOUT(UART) |
PLAO[5] |
Код конфигурации 00 (в регистрах GP0CON, GP1CON, GP2CON) подключает выводы к подсистеме параллельных портов.
Код конфигурации 01 позволяет использовать асинхронный интерфейс UARTв режиме совместимости с микросхемами последовательных портов 16450, что позволяет подключать стандартные коммуникационные устройства DCEDataCommunicationEquipment(модемы) и использовать стандартные программные библиотеки коммуникационных функций. Для этого необходимо лишь переопределить имена регистров UARTи возможно, имена битовых полей в этих регистрах. ВUARTиспользуются все восемь линий порта P1. Две линии: P1.0 (SIN), и P1.1 (SOUT) используютсядля приема и передачи данных, а остальные шесть обеспечивают аппаратное управление потоком данных (как в стандартном COM-порте персонального компьютера).В этом режиме использовать интерфейсы SPI и I2C оказывается невозможно, поскольку заняты выводы порта P1, используемые этими интерфейсами.
Код конфигурации 10 позволяет использовать одновременно все четыре последовательных интерфейса. При этом интерфейс UARTиспользует всего две линии: P0.7 и P2.0 ‑ для приема и передачи данных, а управление потоком при необходимости придется организовывать программно. Восемь линий порта P1 могут быть заняты интерфейсами SPI и I2C (помните, что каждый вывод может быть сконфигурирован независимо от остальных).
Если все последовательные интерфейсы не требуются, то неиспользованные выводы можно сконфигурировать для параллельного ввода-вывода или для связи с внутрикристальной логической матрицей (см. ???).