- •Семейство микроконтроллеров aDuC70xxс прецизионной подсистемой аналогоцифрового преобразования.
- •Общее описание
- •Терминология и сокращения
- •Дифференциальная нелинейность
- •Погрешность смещения
- •Погрешность усиления
- •Режим 16-битных команд Thumb (t)
- •Умножение 32-разрядных чисел (m)
- •Встроенный отладчик EmbeddedIce (I)
- •Исключения
- •Регистры arm
- •Время обработки прерывания
- •Организация памятив aDuC70xx
- •Память Flash/ее
- •Память sram
- •Регистры внутрикристальных периферийных устройств.
- •Функция преобразования ацп
- •Тактирование
- •Особенности ацп в микросхеме aDuC7019
- •Интерфейс ацп с регистрами mmrs
- •Дифференциальный режим
- •Псевдодифференциальный режим
- •Однополярный режим
- •Структура аналогового входа
- •Подача сигнала на аналоговые входы
- •Калибровка ацп
- •Датчик температуры
- •Источник опорного напряжения
- •Энергонезависимая память flash/ee
- •Надежность Flash/ee памяти
- •Программирование флэш-памяти через последовательные интерфейсы.
- •Программирование флэш-памяти через интерфейс jtag
- •Интерфейс управления памятью Flash /ee
- •Защита памяти flash/ee
- •Существует два уровня защиты:
- •Последовательность записи ключа такова:
- •Интерфейс управления памятью Flash /ee
- •Подробное описание регистров интерфейса управления памятью Flash/ee
- •Время выполнения программы из памяти sram и из флэш-памяти
- •Отображение блоков памяти в адресное пространство
- •Причины формирования сигнала начального сброса reseTи действие этого сигнала
- •Прочая аналоговая периферия
- •Использование цап
- •Монитор источника питания
- •Компаратор
- •Генератор и схема фапч Система тактирования микроконтроллера
- •Использование внешнего кварцевого резонатора
- •Переход в режим тактирования от внешнего генератора
- •Система управления питанием
- •Интерфейс системы управления питанием и тактированием
- •Цифровая периферия Трехфазный широтно-импульсный модулятор (шим)
- •Модели в 40-выводных корпусах (aDuC7020, 21, 22)
- •Описание блока шим
- •Отключение блока шим
- •Портыдискретного параллельного ввода/вывода
- •Последовательные интерфейсы в микросистемах aDuC70xx
- •Мультиплексирование выводовпоследовательныхинтерфейсов
- •Последовательный интерфейс uart
- •Структурная схема передатчика и приёмника
- •Набор линий интерфейса и протокол канального уровня
- •Контрольный бит и спобобы его использования
- •Задание скорости передачи (частоты следования битовых интерваловBaudrate) в aDuC70xx
- •Дробный делитель (FractionalDivider)
- •Основные регистры сф, ассоциированные с подсистемой uart
- •Сетевой режим с аппаратной поддержкой адресации.
- •Последовательный синхронный периферийный интерфейс spi.
- •Последовательные интерфейсы i2c Блок программируемой логики
- •Подсистема прерываний микрокомпьютера aDuC70xx
- •Источники запросов прерываний
- •Интерфейс внешней параллельной адресуемой магистрали
- •Таймерная подсистема
Дифференциальный режим
В ИС ADuC7019/20/21/22/24/25/26/27/28 имеется АЦП последовательного приближения на двух ЦАП на конденсаторах. На рис. 11 и рис. 12 показана упрощенная схема АЦП в фазе выборки и в фазе преобразования соответственно. В АЦП имеется управляющая логика, регистр последовательного приближения SAR и два ЦАП на конденсаторах. На рис.11 (фаза выборки), ключ SW3 замкнут, SW1 и SW2 находятся в положении A, компаратор находится в сбалансированном состоянии, а конденсаторы выборки считывают дифференциальный сигнал, присутствующий на входе.
Когда АЦП начинает процесс преобразования (рис. 12), ключ SW3 размыкается, ключи SW1 и SW2 переходят в положение B, при этом компаратор становится разбалансированным. Оба входа отключаются в начале преобразования. Управляющая логика и ЦАП с перераспределением заряда компенсируют заряд на конденсаторе выборки так, что компаратор возвращается в сбалансированное состояние. Этот момент соответствует окончанию преобразования. Управляющая логика генерирует код на выходе АЦП. Импедансы (полные электрические сопротивления) источников на входах VIN– и VIN+ должны совпадать; иначе два входа будут обладать различным временем установления, что приведет к возникновению погрешности.
Псевдодифференциальный режим
В псевдодифференциальном режиме канал –соединен со входом VIN–микросхемы ADuC7019/20/21/22/24/25/26/27/28, а ключ SW2 переключается между точками А (Канал–) и B (VREF). Вход VIN– должен быть подключен к "земле" или к низкому напряжению. Входной сигнал на выводе VIN+ может изменяться в пределах от VIN– до VREF +VIN–. Обратите внимание что напряжение VIN– должно быть выбрано таким, чтобы значение VREF +VIN– не выходило за пределы напряжения питания AVDD.
Однополярный режим
В однополярном режиме ключ SW2 всегда подключен к внутренней "земле" микросхемы. Вход VIN– может оставаться неподключенным. Сигнал на входе VIN+ должен находиться в диапазоне от 0 до VREF.
Структура аналогового входа
На рис. 15 показана эквивалентная схема аналогового входа АЦП. Четыре диода обеспечивают защиту входа от электростатического разряда (ESD). Необходимо принять меры, чтобы аналоговый входной сигнал никогда не выходил более чем на 300 мВ за пределы ниже отрицательного напряжения источника питания или выше положительного. Иначе защитные диоды откроются и через них потечет ток на подложку. Эти диоды способны пропускать ток до 10 мА без необратимых повреждений кристалла.
Емкости, обозначенные на рис. ??? как С1 с типичной величиной 4 пФ, в первую очередь определяются емкостью выводов. Резисторы – это сопротивления электронных ключей впроводящем состоянии. Их типичная величина около 100 Ом. Емкости С2 – это конденсаторы выборки на входе АЦП, типичная величина их емкости составляет 16 пФ.
При оцифровке сигнала переменного тока рекомендуется устранить высокочастотные составляющие из входного сигнала с помощью низкочастотного RC фильтра на соответствующих входных выводах. В случаях, когда предъявляются жесткие требования к уровню искажений и шумов, сигнал на вход АЦП должен подаваться от источника с низким импедансом. Высокий импеданс источника может значительно ухудшить характеристики АЦП на переменном токе. Может потребоваться буферный усилитель на входе. Выбор операционного усилителя зависит от особенностей схемы.
Если на входе нет буфера, то импеданс источника не должен превышать величину 1 кОм. Максимально допустимый импеданс источника будет зависеть от того, какой уровень искажений (THD) допустим. THD будет увеличиваться с ростом импеданса, и характеристики будут ухудшаться.