- •Семейство микроконтроллеров aDuC70xxс прецизионной подсистемой аналогоцифрового преобразования.
- •Общее описание
- •Терминология и сокращения
- •Дифференциальная нелинейность
- •Погрешность смещения
- •Погрешность усиления
- •Режим 16-битных команд Thumb (t)
- •Умножение 32-разрядных чисел (m)
- •Встроенный отладчик EmbeddedIce (I)
- •Исключения
- •Регистры arm
- •Время обработки прерывания
- •Организация памятив aDuC70xx
- •Память Flash/ее
- •Память sram
- •Регистры внутрикристальных периферийных устройств.
- •Функция преобразования ацп
- •Тактирование
- •Особенности ацп в микросхеме aDuC7019
- •Интерфейс ацп с регистрами mmrs
- •Дифференциальный режим
- •Псевдодифференциальный режим
- •Однополярный режим
- •Структура аналогового входа
- •Подача сигнала на аналоговые входы
- •Калибровка ацп
- •Датчик температуры
- •Источник опорного напряжения
- •Энергонезависимая память flash/ee
- •Надежность Flash/ee памяти
- •Программирование флэш-памяти через последовательные интерфейсы.
- •Программирование флэш-памяти через интерфейс jtag
- •Интерфейс управления памятью Flash /ee
- •Защита памяти flash/ee
- •Существует два уровня защиты:
- •Последовательность записи ключа такова:
- •Интерфейс управления памятью Flash /ee
- •Подробное описание регистров интерфейса управления памятью Flash/ee
- •Время выполнения программы из памяти sram и из флэш-памяти
- •Отображение блоков памяти в адресное пространство
- •Причины формирования сигнала начального сброса reseTи действие этого сигнала
- •Прочая аналоговая периферия
- •Использование цап
- •Монитор источника питания
- •Компаратор
- •Генератор и схема фапч Система тактирования микроконтроллера
- •Использование внешнего кварцевого резонатора
- •Переход в режим тактирования от внешнего генератора
- •Система управления питанием
- •Интерфейс системы управления питанием и тактированием
- •Цифровая периферия Трехфазный широтно-импульсный модулятор (шим)
- •Модели в 40-выводных корпусах (aDuC7020, 21, 22)
- •Описание блока шим
- •Отключение блока шим
- •Портыдискретного параллельного ввода/вывода
- •Последовательные интерфейсы в микросистемах aDuC70xx
- •Мультиплексирование выводовпоследовательныхинтерфейсов
- •Последовательный интерфейс uart
- •Структурная схема передатчика и приёмника
- •Набор линий интерфейса и протокол канального уровня
- •Контрольный бит и спобобы его использования
- •Задание скорости передачи (частоты следования битовых интерваловBaudrate) в aDuC70xx
- •Дробный делитель (FractionalDivider)
- •Основные регистры сф, ассоциированные с подсистемой uart
- •Сетевой режим с аппаратной поддержкой адресации.
- •Последовательный синхронный периферийный интерфейс spi.
- •Последовательные интерфейсы i2c Блок программируемой логики
- •Подсистема прерываний микрокомпьютера aDuC70xx
- •Источники запросов прерываний
- •Интерфейс внешней параллельной адресуемой магистрали
- •Таймерная подсистема
Последовательные интерфейсы i2c Блок программируемой логики
(Вразработке)
Подсистема прерываний микрокомпьютера aDuC70xx
В микросистеме имеется 24 источника запросов прерывания, которые взаимодействуют с контроллером прерываний..
Процессор различает лишь два типа прерываний: запрос обычного (normal) прерывания IRQ и запрос «быстрого» (fast) прерывания FIQ. Для того, чтобы отнести источник запроса к одному из двух типов прерываний, следует разрешить этот источник в одном из двух регистров: IRQEN или FIQEN.
Каждый запрос можно замаскировать. Управление и конфигурирование системы прерываний выполняется через девять адресов (РСФ), из которых четыре имеют отношение к «нормальному» четыре – к «быстрому» прерыванию и один к программным прерываниям.
Нормальное прерывание |
Быстрое прерывание |
Дос-туп |
Назначение регистра |
IRQSIG 0xFFFF0004 |
FIQSIG 0xFFFF0104 |
R |
Отражает статус отдельных источников запросов. |
IRQEN 0xFFFF0008 |
FIQEN 0xFFFF0108 |
RW |
Запись единицы в отдельный бит разрешает запрос прерывания. |
IRQCLR 0xFFFF000C |
FIQCLR 0xFFFF010C |
W |
Запись единицы в бит запрещает запрос от одного источника. |
IRQSTA 0xFFFF0000 |
FIQSTA 0xFFFF0100 |
R |
Бит отражают состояние незамаскированных запросов (SIG&EN) |
Программная генерация запроса IRQ или FIQ может быть выполнена записью в регистр SWICFG (доступ W/o, адрес 0xFFFF0010).
Запись единицы в бит1 этого регистра генерирует запрос прерывания IRQ, а запись единицы в бит2 генерирует запрос FIQ.
Источники запросов прерываний
В каждом из перечисленных регистров отдельный бит связан с определённым источником запроса.
0 |
Все запросы, объединённые по ИЛИ (Только FIQ) |
1 |
Программное прерывание SWI |
2 |
Timer 0 |
3 |
Timer 1 |
4 |
Wake Up timer – Timer 2 |
5 |
Watchdog timer – Timer 3 |
6 |
Flash control |
7 |
ADC channel |
8 |
PLL lock |
9 |
I2C0 Slave |
10 |
I2C0 Master |
11 |
I2C1 Master |
12 |
SPI Slave |
13 |
SPI Master |
14 |
UART |
15 |
Внешний запрос IRQ0 |
16 |
Comparator |
17 |
Power Supply Monitor |
18 |
Внешний запрос IRQ1 |
19 |
Prog Logic Array IRQ0 |
20 |
Prog Logic Array IRQ1 |
21 |
Внешний запрос IRQ2 |
22 |
Внешний запрос IRQ3 |
23 |
PWM trip |
24 |
PWM sync |
Схема прохождения запроса прерывания