- •Семейство микроконтроллеров aDuC70xxс прецизионной подсистемой аналогоцифрового преобразования.
- •Общее описание
- •Терминология и сокращения
- •Дифференциальная нелинейность
- •Погрешность смещения
- •Погрешность усиления
- •Режим 16-битных команд Thumb (t)
- •Умножение 32-разрядных чисел (m)
- •Встроенный отладчик EmbeddedIce (I)
- •Исключения
- •Регистры arm
- •Время обработки прерывания
- •Организация памятив aDuC70xx
- •Память Flash/ее
- •Память sram
- •Регистры внутрикристальных периферийных устройств.
- •Функция преобразования ацп
- •Тактирование
- •Особенности ацп в микросхеме aDuC7019
- •Интерфейс ацп с регистрами mmrs
- •Дифференциальный режим
- •Псевдодифференциальный режим
- •Однополярный режим
- •Структура аналогового входа
- •Подача сигнала на аналоговые входы
- •Калибровка ацп
- •Датчик температуры
- •Источник опорного напряжения
- •Энергонезависимая память flash/ee
- •Надежность Flash/ee памяти
- •Программирование флэш-памяти через последовательные интерфейсы.
- •Программирование флэш-памяти через интерфейс jtag
- •Интерфейс управления памятью Flash /ee
- •Защита памяти flash/ee
- •Существует два уровня защиты:
- •Последовательность записи ключа такова:
- •Интерфейс управления памятью Flash /ee
- •Подробное описание регистров интерфейса управления памятью Flash/ee
- •Время выполнения программы из памяти sram и из флэш-памяти
- •Отображение блоков памяти в адресное пространство
- •Причины формирования сигнала начального сброса reseTи действие этого сигнала
- •Прочая аналоговая периферия
- •Использование цап
- •Монитор источника питания
- •Компаратор
- •Генератор и схема фапч Система тактирования микроконтроллера
- •Использование внешнего кварцевого резонатора
- •Переход в режим тактирования от внешнего генератора
- •Система управления питанием
- •Интерфейс системы управления питанием и тактированием
- •Цифровая периферия Трехфазный широтно-импульсный модулятор (шим)
- •Модели в 40-выводных корпусах (aDuC7020, 21, 22)
- •Описание блока шим
- •Отключение блока шим
- •Портыдискретного параллельного ввода/вывода
- •Последовательные интерфейсы в микросистемах aDuC70xx
- •Мультиплексирование выводовпоследовательныхинтерфейсов
- •Последовательный интерфейс uart
- •Структурная схема передатчика и приёмника
- •Набор линий интерфейса и протокол канального уровня
- •Контрольный бит и спобобы его использования
- •Задание скорости передачи (частоты следования битовых интерваловBaudrate) в aDuC70xx
- •Дробный делитель (FractionalDivider)
- •Основные регистры сф, ассоциированные с подсистемой uart
- •Сетевой режим с аппаратной поддержкой адресации.
- •Последовательный синхронный периферийный интерфейс spi.
- •Последовательные интерфейсы i2c Блок программируемой логики
- •Подсистема прерываний микрокомпьютера aDuC70xx
- •Источники запросов прерываний
- •Интерфейс внешней параллельной адресуемой магистрали
- •Таймерная подсистема
Причины формирования сигнала начального сброса reseTи действие этого сигнала
Запуск процедуры начального сброса микроконтроллера ADuC70xxможет произойти по одной из четырех причин:
Включение питания МК
Низкий уровень сигнала на внешний вход RESET
Переполнение сторожевого таймера
Программный сброс (установкой в 1 бита RSTSTA:02)
По внутреннему сигналу начального сброса регистры внутрикристальной периферии устанавливаются в состояния, указанные в табл.???. Это, в частности, приводит к следующим установкам:
Делитель тактового генератора
Отображение памяти
Выводы параллельных портов
Внутрикристальные подсистемы выкл.
При низком уровне сигнала BM (BootMode) переход интерфейса UART(или I2C) в режим ожидания последовательной загрузки программы.
... АЦП и Й
...перечислить установки прочих подсистем, определить, какие надо описать
В зависимости от причины, вызвавшей начальный сброс, после его выполнения устанавливается один из битов в регистре RSTSTA.
Регистр RSTSTA. Активны биты 2:0. Остальные биты зарезервированы.
RSTSTA:2 – Программный сброс вызывается программистом путём установки этого бита в 1. RSTSTA:1 – Сброс по переполнению сторожевого таймера. RSTSTA:0 – Сброс по включению питания.
Прочая аналоговая периферия
ЦАП
В микросхеме ADuC7019/20/21/22/24/25/26/27/28 имеется две, три или четыре 12- разрядных ЦАП с выходом напряжения. Каждый ЦАП обладает выходным буфером с полным диапазоном напряжения (rail-to-rail) и способным работать на нагрузку 5 кОм/100 пФ.
Буферы можно отключить. ЦАП может работать в трех диапазонах выходного сигнала: 0...VREF (при работе с внутренним ИОН 2.5 В), 0...DACREF (вывод 56) и 0...AVDD. К выводу DACREF подключается внешний опорный источник. Диапазон сигнала на этом входе может составлять от 0 до AVDD.
Интерфейс ЦАП
Каждый ЦАП управляется независимо при помощи регистра управления и регистра данных. Эти регистры одинаковы у всех четырех ЦАП и ниже будут детально описаны только регистры DAC0CON и DAC0DAT.
Использование цап
Структура ЦАП представляет собой цепочку резисторов (string DAC) с буферным усилителем на выходе; функциональный эквивалент схемы показан на рис.???.
Как показано на рис.???, ИОН для каждого ЦАП может выбираться пользователем программно. Это может быть AVDD, VREF или DACREF. В режиме 0–AVDD сигнал на выходе ЦАП изменяется в диапазоне от 0 до напряжения питания на выводе AVDD. В режиме 0– DACREF сигнал на выходе ЦАП изменяется в диапазоне от 0 до напряжения на выводе DACREF. В режиме 0– VREF сигнал на выходе ЦАП изменяется в диапазоне от 0 до напряжения внутреннего источника опорного напряжения ИОН VREF = 2.5 В.
Буферный усилитель на выходе ЦАП обладает rail-to-rail выходом. Это означает что при отсутствии нагрузки сигнал на выходе может приближаться ближе чем на 5 мВ к напряжениям питания (AGND или AVDD). Более того, параметры, характеризующие линейность ЦАП (при нагрузке 5 кОм), гарантированы для всего диапазона кода, за исключением диапазонов кода 0...100 и (если только АЦП работает в диапазоне 0–AVDD) для кодов 3995...4095.
Линейность ухудшается вблизи "земли" и вблизи AVDD из-за насыщения выхода усилителя, проявление этого эффекта (без учета погрешностей смещения и усиления) проиллюстрировано на рис.???. Пунктиром показана идеальная характеристика преобразования, сплошная же линия показывает, что характеристика преобразования обладает нелинейностью на конечных участках из-за насыщения выхода. Обратите внимание, что рис.??? иллюстрирует характеристику преобразования только в режиме 0– AVDD. В режимах 0–VREF и 0–DACREF ( VREF< AVDD или DACREF< AVDD)нелинейность в нижней части характеристики будет подобна показанной на рисунке, но на верхнем конце характеристика будет близка к "идеальной" (в этом случае максимальный сигнал будет соответствовать VREF, а не AVDD), нелинейности на конечном участке характеристики не будет.
Примечание: в Preliminary-версиях кристаллов (2005...2006 гг выпуска) была возможность программно отключать внутренний буферный усилитель, после чего можно было подключить внешний ОУ, задав ему более широкий диапазон питающих напряжений, и тем самым, получить более широкий диапазон линейного участка на характеристике. В окончательной версии кристаллов эта возможность отсутствует. В то же время, визуальные панели отладчика содержат соответствующий «чек-бокс».
Нелинейности на конечных участках, показанные на рис.???, проявляются сильнее при меньшем сопротивлении нагрузки. Большинство спецификаций на ADuC702x подразумевают нагрузку сопротивлением 5 кОм между выходом ЦАП и "землей". Если нагрузка имеет меньшее сопротивление и подключена к источнику или к "земле", нелинейные участки в конце или в начале характеристики (соответственно) становятся более выраженными. Если требуется большой ток, это может существенным образом сузить диапазон сигнала на выходе ЦАП. В этом случае производитель рекомендует устанавливать на выходе ЦАП дополнительный внешний буферный усилитель. Последнее позволит также и расширить (сузить, сместить) диапазон напряжений, формируемый каналом ЦАП.