- •1. Введение
- •2. Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3. Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.5 Принцип двойственности булевой алгебры
- •3.8 Совершенная дизъюнктивная нормальная форма (сднф) записи булевых выражений
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4. Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5. Реализация логических функций в разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6. Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7. Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8. Генераторы тактовых импульсов (гти) на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
- •9. Функциональные устройства компьютерной (цифровой) электроники
- •9.1 Комбинационные цифровые устройства (кцу)
- •9.1.1 Анализ и синтез кцу
- •9.1.1.1 Анализ кцу
- •9.1.1.2 Синтез кцу
- •9.1.2 Типовые кцу
- •9.1.2.1 Шифраторы и дешифраторы
- •9.1.2.1.1 Шифраторы двоичного кода
- •9.1.2.1.2 Шифраторы двоично-десятичного кода
- •9.1.2.1.3 Дешифраторы двоичного кода
- •9.1.2.1.4 Дешифратор bcd-кода в семисегментный код
- •9.1.2.1.4.1 Семисегментные индикаторы на светодиодах
- •9.1.2.2 Мультиплексоры и демультиплексоры
- •9.1.2.2.1 Мультиплексоры
- •9.1.2.2.2 Демультиплексоры
- •9.1.2.2.3 Мультиплексоры–селекторы (мультиплексоры-демультиплексоры)
- •9.1.2.3 Сумматоры и полусумматоры
- •9.1.2.4 Устройства контроля четности (укч)
- •9.1.2.5 Цифровые компараторы
- •9.1.3 Использование для проектирования кцу мультиплексоров, дешифраторов и постоянных запоминающих устройств
- •9.1.3.1 Построение кцу на мультиплексорах
- •9.1.3.2 Построение кцу на дешифраторах
- •9.1.3.3 Построение кцу на постоянном запоминающем устройстве (пзу)
- •9.2 Последовательностные цифровые устройства
- •9.2.1 Триггеры
- •9.2.1.1 Триггеры на логических элементах
- •9.2.1.1.1 Rs - триггеры
- •9.2.1.1.1.1 Асинхронные rs - триггеры
- •9.2.1.1.1.2 Синхронные rs - триггеры
- •9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
- •9.2.1.1.3 D-триггеры (триггеры задержки)
- •9.2.1.1.4 Jk-триггеры
- •9.2.1.2 Триггеры в интегральном исполнении
- •9.2.2 Регистры
- •9.2.2.1 Параллельные регистры
- •9.2.2.2 Последовательные (сдвигающие) регистры
- •9.2.2.3 Регистры сдвига
- •9.2.2.4 Последовательно-параллельные и параллельно-последовательные регистры
- •9.2.2.5 Регистры в интегральном исполнении
- •9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом
- •9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом
- •9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом
- •9.2.3.4 Синхронный счетчик со сквозным переносом
- •9.2.3.5 Десятичные счетчики
- •9.2.3.6 Счетчики в интегральном исполнении
- •9.2.4 Делители частоты
- •9.2.5 Распределители
- •10. Связь мп-ра и омэвм с аналоговым объектом управления и с пк
- •10.1 Структура типичной локальной микропроцессорной системы управления (лмпсу)
- •10.1.1 Назначение и схемная реализация отдельных узлов лмпсу
- •10.1.1.1 Аналоговый мультиплексор (ампс)
- •10.1.1.2 Устройство выборки-хранения (увх)
- •10.1.1.3 Аналого-цифровой преобразователь (ацп)
- •10.1.1.4 Ведомая однокристальная микроЭвм (омэвм)
- •10.1.1.5 Шинный формирователь (шф)
- •10.1.1.6 Регистры (Рг1...Рг3)
- •10.1.1.7 Схемы согласования уровней (ссу1...Ссу3)
- •10.1.1.8 Цифро-аналоговые преобразователи (цап1...Цап3)
- •10.2 Применение ацп и увх при вводе аналоговой информации в мпс
- •10.2.1 Расчет ацп
- •10.2.2.1 Описание микросхемы к1113 пв1
- •10.2.2.2 Расчет микросхемы к1113 пв1
- •10.2.2.3 Ввод данных от ацп в мпс через ппи в режиме 0
- •10.2.3 Устройство выборки и хранения (увх)
- •10.2.3.1 Обоснование применения увх
- •10.2.3.2 Принцип действия, схема и основные параметры увх
- •10.2.3.3 Функциональные возможности и схема включения микросхемы увх к1100ск2 (кр1100ск2)
- •10.2.4.1 Описание микросхемы max154. Временные диаграммы и режимы работы
- •10.2.4.2 Расчет ацп max154
- •10.3 Применение цап при выводе цифровой информации из мпс
- •10.3.1 Расчет цап на матрице r-2r c суммированием токов
- •10.3.2.1 Описание микросхемы к572 па1
- •10.3.2.2 Расчет цап к572 па1
- •10.3.3.1 Описание микросхемы max506
- •10.3.3.2 Расчет цап max506
- •10.4 Особенности аппаратной и программной реализации модуля ацп-цап мпс
- •10.4.1 Аппаратный уровень:
- •10.4.2 Программный уровень:
- •10.5 Обмен между мп-м (омэвм) и пк по последовательному каналу связи с помощью интерфейса rs-232с
- •10.5.1 Устройство асинхронное программируемое приёмопередающее (уапп)
- •10.5.2 Устройство преобразования уровней (упу)
- •10.5.3 Разъём rs-232с
- •10.5.4 Буферный регистр адреса rs-232c
- •10.5.5 Шинный формирователь
- •10.6 Выбор и расчет датчиков, нормирующих преобразователей и фильтров нижних частот (фнч)
- •10.6.1 Выбор и расчет датчиков и нормирующих преобразователей
- •10.6.1.1 Выбор датчиков
- •10.6.1.2 Выбор нормирующих преобразователей
- •10.6.2 Выбор фнч
- •10.6.3 Расчет фнч
- •10.7 Разработка схемы алгоритма и управляющей программы
9.1.2 Типовые кцу
В цифровой технике при построении сложных устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем (ИМС). На входы таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять, например, порядок передачи информационных входных сигналов на выход или играть роль сигналов синхронизации. Во многих случаях, особенно при использовании в устройствах выходных цепей с тремя состояниями, в качестве сигналов синхронизации выступают сигналы “Выбор микросхемы” (CS). Наличие активного значения такого сигнала управления (в одних схемах это логический нуль, в других - логическая единица) разрешает устройству выполнение заданных функций, отсутствие его - переводит схему в “невыбранное” состояние, при котором она не выполняет обработку информации, а её выходы отключены от нагрузки.
9.1.2.1 Шифраторы и дешифраторы
В повседневной жизни для представления чисел мы применяем десятичную систему счисления. Если последняя используется для представления дискретных сообщений (дискретной информации - данных), то говорят о кодировании – установлении соответствия между элементами данных и совокупностью символов, называемых кодовой комбинацией. В большинстве современных компьютеризированных систем управления и автоматики входная дискретная информация представлена в десятичном (унитарном) коде, а обработка информации цифровым компьютером осуществляется над данными, представленными в двоичном коде. Возникает задача преобразования десятичного (унитарного) кода в двоичный при вводе в систему и обратного перевода двоичного кода в десятичный (унитарный) при выводе из цифровой системы результатов обработки информации.
Комбинационное цифровое устройство (КЦУ), выполняющее перевод десятичного (унитарного) кода в двоичный, называется шифратором (кодером) двоичного кода, а осуществляющее преобразование двоичного кода в десятичный (унитарный) – дешифратором (декодером) двоичного кода.
Очень часто десятичные коды преобразуются в двоично-десятичные, которые называют BCD (Binary Code Decimal)-кодами или кодами 8421. В этом случае КЦУ, преобразующие десятичный код в BCD-код и наоборот, называют соответственно шифратором (кодером) и дешифратором (декодером) двоично-десятичного кода (BCD-кода).
Распространенным выходным устройством, отображающим десятичные числа, является семисегментный индикатор. Его работой управляет дешифратор, преобразующий BCD-код в семисегментный. Рассмотрим названные устройства более подробно.
9.1.2.1.1 Шифраторы двоичного кода
Шифраторы двоичного кода преобразуют десятичный (унитарный) код в двоичный. Если число разрядов выходного ДК (выходов шифратора) равно m, то максимальное число входных шин определяется числом возможных кодовых комбинаций ДК и составляет 2m .
Условное обозначение шифратора показано на рисунке 9.2.
Рисунок 9.2
На выходных шинах устанавливается ДК, десятичный эквивалент которого соответствует номеру входа, на котором появилась логическая 1. На остальных входах при этом присутствуют нули. Такой код называют унитарным (десятичным).
Рассмотрим пример проектирования шифратора, у которого число разрядов выходного ДК m=2. Максимальное число входов равно 2m=22=4, что позволяет отобразить двухразрядным выходным двоичным кодом четыре десятичные цифры 0, 1, 2, 3. Иногда при проектировании шифраторов нулевой вход опускают, считая, что нулевой цифре на входе соответствуют пассивные сигналы (нули) на всех оставшихся входах. Активный входной сигнал – логическая 1. Принимая такой подход, составим таблицу истинности рассматриваемого в примере (рисунок 9.2.1) шифратора (таблица 9.2).
Таблица 9.2
№ набора |
С |
В |
А |
F2 |
F1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
2 |
0 |
1 |
0 |
1 |
0 |
3 |
0 |
1 |
1 |
– |
– |
4 |
1 |
0 |
0 |
1 |
1 |
5 |
1 |
0 |
1 |
– |
– |
6 |
1 |
1 |
0 |
– |
– |
7 |
1 |
1 |
1 |
– |
– |
Рисунок 9.2.1
Минимизируем функции F2, F1 с помощью диаграмм Вейча (рисунок 9.3)
Рисунок 9.3
Если провести минимизацию по нулевым значениям функций F2, F1, получим минимальные КНФ:
F2 = B + C, F1 = C + A.(9.4)
В результирующие конъюнкции входят те переменные, которые в пределах накрытия не меняют своего значения (входят в прямой или инверсной форме). Переменные, которые находятся в столбцах и строках, не помеченных черточкой входят в прямой форме, а помеченные – в инверсной.
Принципиальная схема шифратора, реализующего эти уравнения, показана на рисунке 9.4.
Рисунок 9.4
В цифровой электронике существует много ИМС, выполняющих функцию шифратора, например, К555ИВ1. Ниже показаны ее функциональное обозначение (рисунок 9.5) и таблица истинности (таблица 9.3)
Рисунок 9.5
Кодируемый сигнал низкого уровня (логический 0) поступает на один из входов X0...Х7. На остальных входах должны быть сигналы высокого уровня (таблица 9.3).
Микросхема имеет управляющий (стробированый) вход V и два дополнительных выхода: Р – разрешение переноса и G – запрет переноса. Активными сигналами на этих выходах являются логические единицы. Сигналы на входе V разрешают работу ИМС в режиме кодирования (V=0) или запрещают работу (V=1). В случае запрета (V=1) на всех выходах устанавливаются напряжения высокого уровня независимо от сигналов на входах. Сигнал запрета переноса (Р=0) появляется тогда, когда на всех информационных входах X0...Х7 будут сигналы высокого уровня (логические единицы). В этом случае появляется единица на выходе G.
Сигналы с выходов G и P используют для управления схемой, которая принимает сигналы с выходов шифратора.
Некоторые шифраторы основную функцию совмещают с возможностью введения приоритетов кодируемых сигналов. Микросхема К555ИВ1 (рисунок 9.5) обладает такой возможностью. Функция приоритета реализуется следующим образом. В ИМС допускается одновременное поступление активных сигналов (логических нулей) на несколько входов. Приоритетом обладает активный сигнал на входе с меньшим номером, и выходной двоичный код будет соответствовать этому выбранному сигналу. Например, при комбинациях входных сигналов 11110111, 00000111, 10100111, записанных в порядке принятом в таблице 9.3, результат будет один и тот же: на выходе будет сформирован код 011, поскольку приоритетом обладает нулевой сигнал на входе Х3.
Таблица 9.3
X7 |
X6 |
X5 |
X4 |
X3 |
X2 |
X1 |
X0 |
F2 |
F1 |
F0 |
G |
P |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |