- •1. Введение
- •2. Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3. Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.5 Принцип двойственности булевой алгебры
- •3.8 Совершенная дизъюнктивная нормальная форма (сднф) записи булевых выражений
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4. Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5. Реализация логических функций в разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6. Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7. Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8. Генераторы тактовых импульсов (гти) на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
- •9. Функциональные устройства компьютерной (цифровой) электроники
- •9.1 Комбинационные цифровые устройства (кцу)
- •9.1.1 Анализ и синтез кцу
- •9.1.1.1 Анализ кцу
- •9.1.1.2 Синтез кцу
- •9.1.2 Типовые кцу
- •9.1.2.1 Шифраторы и дешифраторы
- •9.1.2.1.1 Шифраторы двоичного кода
- •9.1.2.1.2 Шифраторы двоично-десятичного кода
- •9.1.2.1.3 Дешифраторы двоичного кода
- •9.1.2.1.4 Дешифратор bcd-кода в семисегментный код
- •9.1.2.1.4.1 Семисегментные индикаторы на светодиодах
- •9.1.2.2 Мультиплексоры и демультиплексоры
- •9.1.2.2.1 Мультиплексоры
- •9.1.2.2.2 Демультиплексоры
- •9.1.2.2.3 Мультиплексоры–селекторы (мультиплексоры-демультиплексоры)
- •9.1.2.3 Сумматоры и полусумматоры
- •9.1.2.4 Устройства контроля четности (укч)
- •9.1.2.5 Цифровые компараторы
- •9.1.3 Использование для проектирования кцу мультиплексоров, дешифраторов и постоянных запоминающих устройств
- •9.1.3.1 Построение кцу на мультиплексорах
- •9.1.3.2 Построение кцу на дешифраторах
- •9.1.3.3 Построение кцу на постоянном запоминающем устройстве (пзу)
- •9.2 Последовательностные цифровые устройства
- •9.2.1 Триггеры
- •9.2.1.1 Триггеры на логических элементах
- •9.2.1.1.1 Rs - триггеры
- •9.2.1.1.1.1 Асинхронные rs - триггеры
- •9.2.1.1.1.2 Синхронные rs - триггеры
- •9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
- •9.2.1.1.3 D-триггеры (триггеры задержки)
- •9.2.1.1.4 Jk-триггеры
- •9.2.1.2 Триггеры в интегральном исполнении
- •9.2.2 Регистры
- •9.2.2.1 Параллельные регистры
- •9.2.2.2 Последовательные (сдвигающие) регистры
- •9.2.2.3 Регистры сдвига
- •9.2.2.4 Последовательно-параллельные и параллельно-последовательные регистры
- •9.2.2.5 Регистры в интегральном исполнении
- •9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом
- •9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом
- •9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом
- •9.2.3.4 Синхронный счетчик со сквозным переносом
- •9.2.3.5 Десятичные счетчики
- •9.2.3.6 Счетчики в интегральном исполнении
- •9.2.4 Делители частоты
- •9.2.5 Распределители
- •10. Связь мп-ра и омэвм с аналоговым объектом управления и с пк
- •10.1 Структура типичной локальной микропроцессорной системы управления (лмпсу)
- •10.1.1 Назначение и схемная реализация отдельных узлов лмпсу
- •10.1.1.1 Аналоговый мультиплексор (ампс)
- •10.1.1.2 Устройство выборки-хранения (увх)
- •10.1.1.3 Аналого-цифровой преобразователь (ацп)
- •10.1.1.4 Ведомая однокристальная микроЭвм (омэвм)
- •10.1.1.5 Шинный формирователь (шф)
- •10.1.1.6 Регистры (Рг1...Рг3)
- •10.1.1.7 Схемы согласования уровней (ссу1...Ссу3)
- •10.1.1.8 Цифро-аналоговые преобразователи (цап1...Цап3)
- •10.2 Применение ацп и увх при вводе аналоговой информации в мпс
- •10.2.1 Расчет ацп
- •10.2.2.1 Описание микросхемы к1113 пв1
- •10.2.2.2 Расчет микросхемы к1113 пв1
- •10.2.2.3 Ввод данных от ацп в мпс через ппи в режиме 0
- •10.2.3 Устройство выборки и хранения (увх)
- •10.2.3.1 Обоснование применения увх
- •10.2.3.2 Принцип действия, схема и основные параметры увх
- •10.2.3.3 Функциональные возможности и схема включения микросхемы увх к1100ск2 (кр1100ск2)
- •10.2.4.1 Описание микросхемы max154. Временные диаграммы и режимы работы
- •10.2.4.2 Расчет ацп max154
- •10.3 Применение цап при выводе цифровой информации из мпс
- •10.3.1 Расчет цап на матрице r-2r c суммированием токов
- •10.3.2.1 Описание микросхемы к572 па1
- •10.3.2.2 Расчет цап к572 па1
- •10.3.3.1 Описание микросхемы max506
- •10.3.3.2 Расчет цап max506
- •10.4 Особенности аппаратной и программной реализации модуля ацп-цап мпс
- •10.4.1 Аппаратный уровень:
- •10.4.2 Программный уровень:
- •10.5 Обмен между мп-м (омэвм) и пк по последовательному каналу связи с помощью интерфейса rs-232с
- •10.5.1 Устройство асинхронное программируемое приёмопередающее (уапп)
- •10.5.2 Устройство преобразования уровней (упу)
- •10.5.3 Разъём rs-232с
- •10.5.4 Буферный регистр адреса rs-232c
- •10.5.5 Шинный формирователь
- •10.6 Выбор и расчет датчиков, нормирующих преобразователей и фильтров нижних частот (фнч)
- •10.6.1 Выбор и расчет датчиков и нормирующих преобразователей
- •10.6.1.1 Выбор датчиков
- •10.6.1.2 Выбор нормирующих преобразователей
- •10.6.2 Выбор фнч
- •10.6.3 Расчет фнч
- •10.7 Разработка схемы алгоритма и управляющей программы
10.1.1.5 Шинный формирователь (шф)
ШФ применяется для повышения нагрузочной способности выводов ОМЭВМ, которая для порта Р0 равна двум входам цифрового элемента типа ТТЛ. Поскольку выводы порта Р0 подключены к информационным входам трех регистров, то для усиления сигналов используется шинный формирователь. В качестве ШФ может быть, например, выбрана микросхема КР1533АП6. На рисунке 10.7 приведено обозначение этой микросхемы на электрических схемах и поясняется, каким образом ШФ связан с другими частями ЛМПСУ.
Рисунок 10.7
10.1.1.6 Регистры (Рг1...Рг3)
Параллельные регистры Рг1...Рг3 предназначены для запоминания значений управляющих воздействий по каждому из трех каналов. Эти воздействия выдаются из ОМЭВМ в параллельном двоичном коде и сопровождаются стробирующим сигналом, который записывает сформированное управляющее воздействие в требуемый регистр. Содержимое регистров остается неизменным до новой записи, которая инициируется подачей на соответствующий вход регистра стробирующего импульса.
В качестве регистров может быть использована, например, микросхема КР1533ИР23. На рисунке 10.8 приведено обозначение этой микросхемы на электрических схемах и поясняется, каким образом регистры связаны с другими частями ЛМПСУ.
Рисунок 10.8
10.1.1.7 Схемы согласования уровней (ссу1...Ссу3)
ССУ1...ССУ3 необходимо применять в тех случаях, когда уровни напряжений логической единицы, появляющихся на выходах регистров и ограниченных значением источника питания +5В, не соответствуют диапазону входных напряжений логической единицы ЦАП, если последний питается, например, напряжением +15В. ССУ не осуществляют никаких логических преобразований и содержат выходы с открытым коллектором, которые через внешние коллекторные резисторы подключаются к напряжению питания, значение которого определяется требуемыми величинами уровней входных напряжений логической единицы ЦАП.
В качестве ССУ может быть, например, использована микросхема К555ЛН4. На рисунке 10.9 приведено обозначение этой микросхемы на электрических схемах и поясняется, каким образом ССУ связаны с другими частями ЛМПСУ.
Подобных микросхем в рассматриваемом примере (рисунок 10.1) требуется четыре, так как одна микросхема включает шесть повторителей с открытым коллектором, а общее количество логических сигналов, требующих преобразования уровней, равно 3х8 = 24.
Рисунок 10.9
10.1.1.8 Цифро-аналоговые преобразователи (цап1...Цап3)
ЦАП1...ЦАП3 осуществяют преобразование цифровых управляющих сигналов, формируемых ОМЭВМ, в аналоговые управляющие воздействия, отрабатываемые аналоговыми исполнительными элементами (АИЭ1...АИЭ3).
В качестве ЦАП может быть, например, использована микросхема К572ПА1, схема включения которой показана на рисунке 10.10. Коэффициент передачи этого ЦАП: Кпер=10мВ/мзр, диапазон изменения выходного аналогового напряжения при 8-разрядном входном двоичном сигнале, подаваемом на входы D0...D7 ЦАП, составляет: Uвых.ан=0 ... 2,55 В.
Рисунок 10.10
10.2 Применение ацп и увх при вводе аналоговой информации в мпс
Аналого-цифровые преобразователи (АЦП) представляют собой устройства, которые преобразуют входные аналоговые сигналы в соответствующие им цифровые сигналы, пригодные для работы с ЦВМ и другими цифровыми устройствами. АЦП широко применяются в устройствах дискретной автоматики, цифровых системах управления для преобразования аналоговых сигналов от датчиков в цифровую форму, в системах отображения информации для цифровой индикации, в системах передачи данных и многих других областях техники.
Различные по физической природе сигналы, снимаемые с датчиков и характеризующие контролируемый процесс, сначала преобразуются в электрический сигнал, а затем уже с помощью преобразователей “напряжение-код” в цифровые. На входе АЦП, как правило, присутствует постоянное или медленно изменяющееся напряжение, а с выхода снимаются данные в параллельном двоичном коде.
Методы построения АЦП делятся на последовательные, параллельные и последовательно-параллельные. Классификация типов АЦП и основные принципы их построения приведены в [24, 25, 36].
Различным методам построения АЦП соответствуют устройства, различающиеся по точности, быстродействию, помехозащищенности, сложности реализации и т.д. Одним из наиболее распространенных является метод последовательного приближения, применяемый в АЦП, ориентированных на использование в микропроцессорных системах (МПС), например, К1113 ПВ1; К572 ПВ3 [24, 25]. На рисунке 10.11 приведена упрощенная структурная схема АЦП последовательного приближения.
Рисунок 10.11
АЦП содержит регистр последовательного приближения (РПП), цифро-аналоговый преобразователь (ЦАП), аналоговый компаратор (АК) и генератор тактовых импульсов (ГТИ). После поступления импульса ПУСК на выходе старшего (n-1)-го разряда регистра последовательного приближения (РПП) появляется напряжение логической 1, а на остальных его выходах – логические нули. На выходе цифро-аналогового преобразователя (ЦАП) формируется напряжение Uцап»0,5*Uвхмах, которое на входах аналогового компаратора сравнивается со входным аналоговым напряжением Uвх. Аналоговый компаратор включает собственно аналоговый компаратор (САК) на микросхеме операционного усилителя (ИМС ОУ), схему формирования уровней (СФУ), которая преобразует разнополярные импульсы в цифровой сигнал, и инвертор. Если входное напряжение Uвх больше напряжения, снимаемого с выхода ЦАП, то на выходе САК появляется отрицательный импульс. СФУ преобразует его в нулевой цифровой сигнал. При этом с выхода инвертора АК снимается логическая единица, которая подается на вход D РПП. При поступлении на вход С РПП импульса от ГТИ сохраняется логическая 1 в старшем (n-1)-ом разряде и появляется 1 в (n-2) разряде. Если Uвх<Uцап, то с выхода АК снимается логический 0. Импульсом на синхровходе содержимое старшего (n-1) разряда РПП обнуляется, а в (n-2)-й записывается единица. Если после первого сравнения на выходах двух старших разрядов РПП содержатся две единицы (при первом сравнении Uвх>Uцап), то выходной сигнал ЦАП: Uцап»(0,5+0,25)Uвх.мах. На компараторе Uвх вновь сравнивается с этим напряжением и т.д. Так устанавливаются все разряды на выходе РПП до самого младшего. После выполнения последнего Nр-го сравнения, где Np – число разрядов выходного кода АЦП, цикл формирования выходного кода заканчивается. Состояние выходов РПП соответствует цифровому эквиваленту входного напряжения. Если, например, Uвх=Uвх. max, то комбинация выходного кода равна 111...11 (все единицы). В рассматриваемом АЦП время преобразования постоянно и определяется числом разрядов Np выходного двоичного кода и тактовой частотой fгти=1/Tгти; tпрб»Np*Tгти. Рассмотренные АЦП обладают достаточно высоким быстродействием при относительно простой структуре, поэтому находят широкое применение.