- •1. Введение
- •2. Дискретизация аналоговых сигналов
- •2.1 Квантование по уровню
- •2.2 Квантование по времени
- •2.3 Квантование по уровню и по времени
- •2.3.1 Расчет погрешности ацп
- •2.3.2 Выбор величины шага квантования по времени
- •3. Применение алгебры логики (булевой алгебры) при анализе и синтезе цифровых электронных устройств
- •3.1 Определение и способы задания переключательных функций
- •3.4 Базисные логические функции
- •3.5 Принцип двойственности булевой алгебры
- •3.8 Совершенная дизъюнктивная нормальная форма (сднф) записи булевых выражений
- •3.9 Дизъюнктивная нормальная форма (днф)
- •3.10 Совершенная конъюнктивная нормальная форма (скнф) записи булевых выражений
- •3.11 Конъюнктивная нормальная форма (кнф)
- •3.12 Минимизация логических функций
- •3.12.1 Алгебраический способ минимизации пф
- •3.12.2 Минимизация пф с использованием диаграмм Вейча (карт Карно)
- •3.12.2.1 Минимизация пф с помощью диаграмм Вейча
- •3.12.2.1.1 Общие правила минимизации
- •3.12.2.1.2 Примеры минимизации пф с помощью диаграмм Вейча
- •3.12.2.2 Минимизация пф с помощью карт Карно
- •4. Логические элементы
- •4.1 Инвертор (логический элемент не)
- •4.2 Конъюнктор (логический элемент и)
- •4.3 Дизъюнктор (логический элемент или)
- •4.4 Повторитель
- •4.7 Исключающее или
- •4.8 Сложение по модулю два (нечетность)
- •4.9 Сложение по модулю два с отрицанием (четность)
- •4.10 Эквивалентность
- •4.11 Неэквивалентность
- •4.13 Запрет
- •4.14 Логические элементы с открытым коллектором
- •4.15 Логические элементы с третьим состоянием
- •5. Реализация логических функций в разных базисах
- •5.1 Базисные наборы лэ и их взаимосвязь
- •5.2 Реализация логических функций в различных базисах
- •5.2.1 Реализация элемента “Равнозначность” (исключающее или - не)
- •5.2.2 Реализация элемента “Неравнозначность” (исключающее или, сумма по модулю два)
- •5.2.3 Реализация элемента “Запрет”
- •5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
- •6. Параметры и характеристики цифровых интегральных микросхем (имс)
- •6.1 Коэффициент объединения по входу (Коб)
- •6.2 Коэффициент разветвления по выходу (Краз)
- •6.3 Статические характеристики
- •6.4 Помехоустойчивость
- •6.5 Динамические характеристики и параметры
- •6.6 Вид реализуемой логической функции
- •6.7 Потребляемые токи и мощность
- •6.8 Входные и выходные токи, напряжения
- •6.9 Пороговые напряжения
- •6.10 Допустимые значения основных параметров
- •7. Базовые логические элементы
- •7.1 Базовый ттл (ттлш) - элемент и-не
- •7.2 Базовый эсл - элемент или/или-не
- •7.3 Базовый кмоп-элемент или-не
- •8. Генераторы тактовых импульсов (гти) на логических элементах
- •8.1 Гти на двух инверторах
- •8.2 Гти на 3-х инверторах.
- •9. Функциональные устройства компьютерной (цифровой) электроники
- •9.1 Комбинационные цифровые устройства (кцу)
- •9.1.1 Анализ и синтез кцу
- •9.1.1.1 Анализ кцу
- •9.1.1.2 Синтез кцу
- •9.1.2 Типовые кцу
- •9.1.2.1 Шифраторы и дешифраторы
- •9.1.2.1.1 Шифраторы двоичного кода
- •9.1.2.1.2 Шифраторы двоично-десятичного кода
- •9.1.2.1.3 Дешифраторы двоичного кода
- •9.1.2.1.4 Дешифратор bcd-кода в семисегментный код
- •9.1.2.1.4.1 Семисегментные индикаторы на светодиодах
- •9.1.2.2 Мультиплексоры и демультиплексоры
- •9.1.2.2.1 Мультиплексоры
- •9.1.2.2.2 Демультиплексоры
- •9.1.2.2.3 Мультиплексоры–селекторы (мультиплексоры-демультиплексоры)
- •9.1.2.3 Сумматоры и полусумматоры
- •9.1.2.4 Устройства контроля четности (укч)
- •9.1.2.5 Цифровые компараторы
- •9.1.3 Использование для проектирования кцу мультиплексоров, дешифраторов и постоянных запоминающих устройств
- •9.1.3.1 Построение кцу на мультиплексорах
- •9.1.3.2 Построение кцу на дешифраторах
- •9.1.3.3 Построение кцу на постоянном запоминающем устройстве (пзу)
- •9.2 Последовательностные цифровые устройства
- •9.2.1 Триггеры
- •9.2.1.1 Триггеры на логических элементах
- •9.2.1.1.1 Rs - триггеры
- •9.2.1.1.1.1 Асинхронные rs - триггеры
- •9.2.1.1.1.2 Синхронные rs - триггеры
- •9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
- •9.2.1.1.3 D-триггеры (триггеры задержки)
- •9.2.1.1.4 Jk-триггеры
- •9.2.1.2 Триггеры в интегральном исполнении
- •9.2.2 Регистры
- •9.2.2.1 Параллельные регистры
- •9.2.2.2 Последовательные (сдвигающие) регистры
- •9.2.2.3 Регистры сдвига
- •9.2.2.4 Последовательно-параллельные и параллельно-последовательные регистры
- •9.2.2.5 Регистры в интегральном исполнении
- •9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом
- •9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом
- •9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом
- •9.2.3.4 Синхронный счетчик со сквозным переносом
- •9.2.3.5 Десятичные счетчики
- •9.2.3.6 Счетчики в интегральном исполнении
- •9.2.4 Делители частоты
- •9.2.5 Распределители
- •10. Связь мп-ра и омэвм с аналоговым объектом управления и с пк
- •10.1 Структура типичной локальной микропроцессорной системы управления (лмпсу)
- •10.1.1 Назначение и схемная реализация отдельных узлов лмпсу
- •10.1.1.1 Аналоговый мультиплексор (ампс)
- •10.1.1.2 Устройство выборки-хранения (увх)
- •10.1.1.3 Аналого-цифровой преобразователь (ацп)
- •10.1.1.4 Ведомая однокристальная микроЭвм (омэвм)
- •10.1.1.5 Шинный формирователь (шф)
- •10.1.1.6 Регистры (Рг1...Рг3)
- •10.1.1.7 Схемы согласования уровней (ссу1...Ссу3)
- •10.1.1.8 Цифро-аналоговые преобразователи (цап1...Цап3)
- •10.2 Применение ацп и увх при вводе аналоговой информации в мпс
- •10.2.1 Расчет ацп
- •10.2.2.1 Описание микросхемы к1113 пв1
- •10.2.2.2 Расчет микросхемы к1113 пв1
- •10.2.2.3 Ввод данных от ацп в мпс через ппи в режиме 0
- •10.2.3 Устройство выборки и хранения (увх)
- •10.2.3.1 Обоснование применения увх
- •10.2.3.2 Принцип действия, схема и основные параметры увх
- •10.2.3.3 Функциональные возможности и схема включения микросхемы увх к1100ск2 (кр1100ск2)
- •10.2.4.1 Описание микросхемы max154. Временные диаграммы и режимы работы
- •10.2.4.2 Расчет ацп max154
- •10.3 Применение цап при выводе цифровой информации из мпс
- •10.3.1 Расчет цап на матрице r-2r c суммированием токов
- •10.3.2.1 Описание микросхемы к572 па1
- •10.3.2.2 Расчет цап к572 па1
- •10.3.3.1 Описание микросхемы max506
- •10.3.3.2 Расчет цап max506
- •10.4 Особенности аппаратной и программной реализации модуля ацп-цап мпс
- •10.4.1 Аппаратный уровень:
- •10.4.2 Программный уровень:
- •10.5 Обмен между мп-м (омэвм) и пк по последовательному каналу связи с помощью интерфейса rs-232с
- •10.5.1 Устройство асинхронное программируемое приёмопередающее (уапп)
- •10.5.2 Устройство преобразования уровней (упу)
- •10.5.3 Разъём rs-232с
- •10.5.4 Буферный регистр адреса rs-232c
- •10.5.5 Шинный формирователь
- •10.6 Выбор и расчет датчиков, нормирующих преобразователей и фильтров нижних частот (фнч)
- •10.6.1 Выбор и расчет датчиков и нормирующих преобразователей
- •10.6.1.1 Выбор датчиков
- •10.6.1.2 Выбор нормирующих преобразователей
- •10.6.2 Выбор фнч
- •10.6.3 Расчет фнч
- •10.7 Разработка схемы алгоритма и управляющей программы
10.4 Особенности аппаратной и программной реализации модуля ацп-цап мпс
При проектировании модуля АЦП-ЦАП требуется решать следующие основные задачи:
10.4.1 Аппаратный уровень:
выбор разрядности по заданной погрешности дискретизации;
выбор величины дискретизации по времени по теореме Котельникова (10.6);
определение необходимости применения и, если это необходимо, то выбор микросхемы УВХ;
определение требуемого времени преобразования;
выбор микросхем АЦП и ЦАП, обеспечивающих нужную погрешность, быстродействие и потребляемую мощность;
выбор схем включения, обеспечивающих требуемый диапазон изменения входных и выходных напряжений;
разработка принципиальной схемы.
10.4.2 Программный уровень:
формирование импульса выборки для УВХ;
формирование сигнала запуска АЦП (“СТАРТ”);
проверка готовности данных на выходе АЦП (анализ выхода “ READY-ГОТОВНОСТЬ”);
после определения готовности ввод данных в МП-р (ОМЭВМ);
формирование сигнала ”СБРОС” для АЦП;
после завершения этапа обработки вывод управляющего воздействия в цифровом виде в порт вывода;
Пример схемной реализации модуля АЦП-ЦАП приведён в 10.1.1.
10.5 Обмен между мп-м (омэвм) и пк по последовательному каналу связи с помощью интерфейса rs-232с
Обмен информацией между МП-м (ОМЭВМ) и ПК может производиться через последовательный порт последнего (СОМ-порт) [37, 38, 39]. Для этого используется интерфейс RS-232С и, если ПК удалён от МП-ра на значительное расстояние, модем (рисунок 10.40).
Рисунок 10.40
На рисунке 10.40 представлена структурная схема сопряжения микропроцессора (ОМЭВМ) с модемом через интерфейс RS-232С, который включает:
УАПП – универсальный асинхронный программируемый приёмопередатчик;
УПУ – устройство преобразования уровней;
Разъём RS-232С.
Помимо интерфейса RS-232С схема сопряжения содержит:
БРА – буферный регистр адреса;
ШФ – шинный формирователь.
10.5.1 Устройство асинхронное программируемое приёмопередающее (уапп)
УАПП (рисунок 10.41) преобразует данные из параллельного формата в последовательный при передаче (выводе) из микропроцессора и из последовательного формата в параллельный при приёме (вводе) в микропроцессор.
Рисунок 10.41
Формат передаваемых данных в канал связи в последовательном формате представлен на рисунке 10.42.
Рисунок 10.42
Собственно данные (5, 6, 7 или 8 бит) сопровождаются стартовым битом, битом чётности/нечётности (если такой контроль программно предусмотрен) и стоповым единичным сигналом, включающим 1; 1,5 или 2 стоп-бита. Получив стартовый бит, приёмник выбирает из линии биты данных через определённые интервалы времени. Очень важно, чтобы тактовые частоты приёмника и передатчика были одинаковыми (допустимое расхождение – не более 10 %) [37]. Скорость передачи по RS-232С может выбираться из ряда: 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 бит/с (бод).
Более подробно работа и устройство УАПП на аппаратно-программном уровне рассмотрены в [37, 38, 39].
10.5.2 Устройство преобразования уровней (упу)
Все сигналы RS-232С передаются/принимаются специально выбранными уровнями, обеспечивающими высокую помехоустойчивость связи (рисунок 10.43) [38].
Рисунок 10.43
Следует отметить, что данные передаются/принимаются в инверсном виде: логической единице соответствует низкий уровень, а логическому нулю – высокий уровень.
Как видно из рисунка 10.43 при передаче логического нуля на выходе интерфейса должен формироваться высокий уровень напряжения в диапазоне +5В…+15В, при передаче логической единицы – низкий уровень напряжения в диапазоне -5В…-15В.
При приёме на вход интерфейса поступает высокий уровень напряжения в диапазоне +3В…+25В, несущий информацию о логическом 0, или низкий уровень напряжения в диапазоне -3В…-25В, отображающий логическую единицу.
Таким образом, для согласования ТТЛ/КМОП уровней сигналов, действующих в микропроцессорной системе, с уровнями сигналов последовательного интерфейса, передаваемых в линию связи/ принимаемых из линии связи используют устройства преобразования уровней (УПУ).
Различные варианты схемной реализации УПУ рассмотрены в [38], одним из которых является применение микросхемы фирмы MAXIM: MAX232A. Данная микросхема (рисунок 10.44) требует один источник питания +5В и ряд дополнительных элементов – конденсаторов С1, С2, … ,С5, что не является чрезмерной платой за преимущества её применения.
Рисунок 10.44