- •Схемотехника в системах управления
- •1 Аналоговая схемотехника
- •1.1 Резисторы (сопротивления)
- •1.2 Конденсаторы
- •1.3 Индуктивность
- •1.4 Диоды
- •1.5 Биполярные транзисторы
- •1.6 Униполярные транзисторы
- •1.7 Тиристоры
- •1.8 ТранзисторыIgbt(Ай Жи Би Ти)
- •1.9 Сит транзисторы и сит-тиристоры
- •1.10 Новые разработки транзисторов и тиристоров
- •1.11 Обратные связи
- •1.12 Операционные усилители
- •2 Логические схемы
- •2.1 Основные определения
- •2.2 Диодные логические схемы
- •2.3 Ттл логические схемы
- •2.4 Особенности 530, 531, 533, 555 серий
- •2.5 Логика на униполярных транзисторах
- •2.6 Логика с оптическими связями
- •2.7 Программируемые логические интегральные схемы (плис)
- •2.8 Обобщенная модель плис
- •2.9 Микросхема плм (к556 рт 1)
- •3 Триггеры
- •3.1 Триггеры на биполярных транзисторах
- •3.2 Триггеры на униполярных транзисторах
- •3.3 Триггеры на логических элементах
- •3.4 СинхронныйRs–триггер
- •3.5 Счетный триггер на логических элементах
- •3.8 Интегральный шестиэлементныйD–триггер тм2
- •3.10 Прозрачные триггеры–защелки
- •3.11 Гонки
- •3.12 Триггеры на приборах с отрицательным сопротивлением. Триггеры на туннельных диодах.
- •3.13 Триггеры на тиристорах
- •3.14 Триггеры на двухбазовых диодах
- •3.15 Триггеры на операционных усилителях
- •4 Генераторы импульсов
- •4.1 Мультивибраторы на биполярных транзисторах
- •4.1.1 Мультивибраторы в ждущем режиме
- •Мультивибраторы на биполярных транзисторах в автоколебательном режиме.
- •4.2 Ждущий мультивибратор на униполярных транзисторах
- •4.3 Генератор импульсов на двух логических элементах с двумя конденсаторами в автоколебательном режиме
- •4.4 Генератор импульсов на четырех логических элементах с одним конденсатором
- •4.5 Генераторы импульсов на логических элементах в ждущем режиме
- •4.6 Генератор импульсов на туннельном диоде в ждущем режиме
- •4.7 Генератор импульсов на туннельном диоде в автоколебательном режиме
- •4.8 Генератор импульсов на тиристоре в ждущем режиме
- •4.9 Генератор импульсов на тиристоре в автоколебательном режиме
- •4.10 Таймеры
- •4.11 Генератор импульсов в ждущем режиме на таймере
- •4.12 Генератор импульсов в автоколебательном режиме на таймере
- •4.13 Блокинг–генераторы в ждущем режиме
- •4.14 Блокинг–генератор в автоколебательном режиме
- •4.15 Магнито–транзисторный преобразователь двухплечевой
- •4.16 Схема с дополнительным трансформатором
- •4.17 Мостовая и полумостовая схемы магнито–транзисторных преобразователей
- •4.18 Генераторы импульсов на оу в автоколебательном режиме
- •4.19 Генератор импульсов на оу в ждущем режиме
- •4.20 Кварцевая стабилизация импульсных генераторов
- •4.21 Генератор импульсов, стабилизированный кварцем
- •5 Генераторы синусоидальных колебаний
- •5.1 Общие определения
- •5.2 Генератор синусоидальных колебаний сLCконтуром и трансформаторной ос
- •5.3 Схемы с индуктивной, емкостной трехточками
- •5.4RCцепи для генераторов синусоидальных колебаний
- •5.5 Генераторы синусоидальных колебаний сRиC–параллелями
- •5.6 Генераторы синусоидальных колебаний с кварцевой стабилизацией
- •5.7 Генераторы синусоидальных колебаний на оу
- •6 Цифроаналоговые и аналого–цифровые преобразователи
- •6.1 Цифроаналоговые преобразователи
- •6.1.1 Цап с весовыми резисторами
- •6.1.2 Цап с матрицей r–2r
- •6.1.3 Цап с сигма–дельта модуляцией
- •6.1.4 Цап с прямым преобразованием
- •6.2 Аналого–цифровые преобразователи
- •6.2.1 Следящие ацп
- •6.2.2 Развертывающие ацп
- •6.2.3 Ацп с регистром последовательного приближения
- •6.2.4 Ацп с двойным интегрированием
- •6.2.5 Ацп параллельного преобразования
- •6.2.6 Ацп с сигма–дельта () модуляцией
- •6.2.7 Микросхема кр1108 пп–1
- •7 Источники питания электронных устройств
- •7.1 Общие определения
- •7.2 Выпрямители
- •7.3 Параметрические стабилизаторы напряжения
- •7.4 Компенсационные стабилизаторы напряжения
- •7.5 Импульсные стабилизаторы напряжения
- •7.6 Импульсные корректоры коэффициента мощности
3.2 Триггеры на униполярных транзисторах
Данные триггеры широко применяются в интегральных микросхемах (рисунок 3.16).
Рисунок 3.16 – Триггер на униполярных транзисторах
Здесь два ключа комплементарных на униполярных транзисторах, особенность лишь в том, что первый ключ повернут затворами в другую сторону.
Если соединить выходы со входами, то получим триггер.
На схеме, изображенной на рисунке 3.16, после включения напряжения питания устанавливается открытое состояние VT2 и закрытое VT4 (или наоборот, это зависит от несимметричности схемы).
Примем, что открыт VT2 и закрыт VT4, через открытый VT2 напряжение уровня земли подается на оба затвора VT3, VT4, следовательно, между затвором и истоком VT4 практически нулевая разность потенциалов, VT4 закрыт, как приняли, а VT3 открыт, т.к. между затвором и истоком VT3 разность потенциалов почти равна Е0.
Таким образом, через открытый VT3 напряжение +Е0 поступает на оба затвора VT1, VT2 одновременно, поэтому между затвором и истоком VT2 разность потенциалов почти Е0. VT2 открыт, как приняли, а VT1 – закрыт, потому как, к истоку и затвору VT1, приложено напряжение Е0, разность потенциалов почти нулевая.
Для опрокидывания применяется укорачивающие цепочки или VTзап.
Если открыть VTзап, то уровень земли приходит на затворы VT1, VT2; VT2 закрывается, VT1 – открывается. Триггер опрокидывается.
3.3 Триггеры на логических элементах
На рисунке 3.17, а) изображена схема триггера, повторяющая схему рисунка 3.1. Она приведена здесь для того, чтобы видеть, как, по аналогии, построена схема триггера на логических элементах рисунка 3.17, б).
Рисунок 3.17 – Триггер на логических элементах
В первой схеме последовательное соединение выходов со входами образует RS–триггер на 2–х инверторах. Аналогично, на 2–х логических инверторах после соединения соответствующих выходов и входов тоже получаем RS–триггер. При этом свободные входы используются для управления триггером. Можно объединить оба входа одной и той же логической схемы – будет то же самое. Условное изображение триггера представлено на рисунке 3.18.
Рисунок 3.18 – Условное обозначение триггера
На рисунке 3.19 изображены режимы работы данного триггера.
Рисунок 3.19 – Режимы работы триггера
В режиме ожидания на обоих входах «1», а управление переключения на обоих входах нулями. Поэтому на входах обычно ставят кружки – инверсное управление. Длительность импульса tu не менее, нескольких средних времен задержки логики данной серии.
Графики рисунка 3.19, а) изображают процессы в виде скачка. На самом деле на 3 и 4 графиках (рисунок 3.19, б) фронты и спады растягиваются и сдвигаются друг относительно друга. Из–за задержек одновременного процесса закрывания и открывания нет, поэтому нет и этапа регенерации, т.е. действия ПОС, как это было у триггеров на транзисторах.
В связи с тем, что оба логических элемента безусловно подчиняются нулю, на выходах возможно одновременное присутствие 2–х единиц (запрещенное состояние). Поэтому этот триггер не помехоустойчив, т.к. на один вход может поступать полезная информация, а на другой – помехи.
Триггер называется потенциальным, потому, что управляется в сущности вершинами и основаниями импульсов. Асинхронный триггер в связи с тем, что нет синхронизирующего входа.