- •Схемотехника в системах управления
- •1 Аналоговая схемотехника
- •1.1 Резисторы (сопротивления)
- •1.2 Конденсаторы
- •1.3 Индуктивность
- •1.4 Диоды
- •1.5 Биполярные транзисторы
- •1.6 Униполярные транзисторы
- •1.7 Тиристоры
- •1.8 ТранзисторыIgbt(Ай Жи Би Ти)
- •1.9 Сит транзисторы и сит-тиристоры
- •1.10 Новые разработки транзисторов и тиристоров
- •1.11 Обратные связи
- •1.12 Операционные усилители
- •2 Логические схемы
- •2.1 Основные определения
- •2.2 Диодные логические схемы
- •2.3 Ттл логические схемы
- •2.4 Особенности 530, 531, 533, 555 серий
- •2.5 Логика на униполярных транзисторах
- •2.6 Логика с оптическими связями
- •2.7 Программируемые логические интегральные схемы (плис)
- •2.8 Обобщенная модель плис
- •2.9 Микросхема плм (к556 рт 1)
- •3 Триггеры
- •3.1 Триггеры на биполярных транзисторах
- •3.2 Триггеры на униполярных транзисторах
- •3.3 Триггеры на логических элементах
- •3.4 СинхронныйRs–триггер
- •3.5 Счетный триггер на логических элементах
- •3.8 Интегральный шестиэлементныйD–триггер тм2
- •3.10 Прозрачные триггеры–защелки
- •3.11 Гонки
- •3.12 Триггеры на приборах с отрицательным сопротивлением. Триггеры на туннельных диодах.
- •3.13 Триггеры на тиристорах
- •3.14 Триггеры на двухбазовых диодах
- •3.15 Триггеры на операционных усилителях
- •4 Генераторы импульсов
- •4.1 Мультивибраторы на биполярных транзисторах
- •4.1.1 Мультивибраторы в ждущем режиме
- •Мультивибраторы на биполярных транзисторах в автоколебательном режиме.
- •4.2 Ждущий мультивибратор на униполярных транзисторах
- •4.3 Генератор импульсов на двух логических элементах с двумя конденсаторами в автоколебательном режиме
- •4.4 Генератор импульсов на четырех логических элементах с одним конденсатором
- •4.5 Генераторы импульсов на логических элементах в ждущем режиме
- •4.6 Генератор импульсов на туннельном диоде в ждущем режиме
- •4.7 Генератор импульсов на туннельном диоде в автоколебательном режиме
- •4.8 Генератор импульсов на тиристоре в ждущем режиме
- •4.9 Генератор импульсов на тиристоре в автоколебательном режиме
- •4.10 Таймеры
- •4.11 Генератор импульсов в ждущем режиме на таймере
- •4.12 Генератор импульсов в автоколебательном режиме на таймере
- •4.13 Блокинг–генераторы в ждущем режиме
- •4.14 Блокинг–генератор в автоколебательном режиме
- •4.15 Магнито–транзисторный преобразователь двухплечевой
- •4.16 Схема с дополнительным трансформатором
- •4.17 Мостовая и полумостовая схемы магнито–транзисторных преобразователей
- •4.18 Генераторы импульсов на оу в автоколебательном режиме
- •4.19 Генератор импульсов на оу в ждущем режиме
- •4.20 Кварцевая стабилизация импульсных генераторов
- •4.21 Генератор импульсов, стабилизированный кварцем
- •5 Генераторы синусоидальных колебаний
- •5.1 Общие определения
- •5.2 Генератор синусоидальных колебаний сLCконтуром и трансформаторной ос
- •5.3 Схемы с индуктивной, емкостной трехточками
- •5.4RCцепи для генераторов синусоидальных колебаний
- •5.5 Генераторы синусоидальных колебаний сRиC–параллелями
- •5.6 Генераторы синусоидальных колебаний с кварцевой стабилизацией
- •5.7 Генераторы синусоидальных колебаний на оу
- •6 Цифроаналоговые и аналого–цифровые преобразователи
- •6.1 Цифроаналоговые преобразователи
- •6.1.1 Цап с весовыми резисторами
- •6.1.2 Цап с матрицей r–2r
- •6.1.3 Цап с сигма–дельта модуляцией
- •6.1.4 Цап с прямым преобразованием
- •6.2 Аналого–цифровые преобразователи
- •6.2.1 Следящие ацп
- •6.2.2 Развертывающие ацп
- •6.2.3 Ацп с регистром последовательного приближения
- •6.2.4 Ацп с двойным интегрированием
- •6.2.5 Ацп параллельного преобразования
- •6.2.6 Ацп с сигма–дельта () модуляцией
- •6.2.7 Микросхема кр1108 пп–1
- •7 Источники питания электронных устройств
- •7.1 Общие определения
- •7.2 Выпрямители
- •7.3 Параметрические стабилизаторы напряжения
- •7.4 Компенсационные стабилизаторы напряжения
- •7.5 Импульсные стабилизаторы напряжения
- •7.6 Импульсные корректоры коэффициента мощности
3.10 Прозрачные триггеры–защелки
Они относятся к D–триггерам со специальной структурной схемой (рисунок 3.26).
Transparent latch — (англ.) прозрачный фиксатор.
Здесь в режиме ожидания — установочные входы. Воздействуют непосредственно на выходы триггера.
На входах D, C, V (V–valve–клапан) в режиме ожидания нули, следовательно, этот триггер может использоваться как простейший RS–триггер или как триггер–защелка (если используются входы D,C,V при ).
Рисунок 3.26 – Прозрачный D триггер–защелка
Входы С и V одинаковы по результату воздействия. Если на входы C и V подать "1", а на вход D–импульсы, то на выходе Q эти импульсы появятся без инверсии, на выходе — с инверсией. В том случае, когда в моменты действия этих импульсов снять "1" с любого входа (С илиV), то на выходе Q зафиксируется (защелкнется) то состояние, которое было в момент снятия С или V–единицы.
Эта схема иногда называется логическим эквивалентом триггера с эмиттерной связью (триггер Шмитта).
Прозрачный, потому что при С и V= "1" импульсы свободно проходят на выход Q без изменения формы.
3.11 Гонки
Примем функциональную схему в виде рисунка 3.27.
Рисунок 3.27 – Цепи передачи сигналов
В разветвленных электронных схемах может быть несколько подобных цепей передачи сигнала с произвольным количеством элементов, различными задержками и вероятностными отклонениями этих задержек.
На выходе сигналы могут объединяться, срабатывает исполнительное устройство по совпадению (несовпадению). Возникают гонки. Следовательно, необходимы расчеты для удовлетворения гонок.
Рисунок 3.28 – Задержки и их вероятностные отклонения
Первый элемент цепи &11 (см. рисунок 3.27) передачи сигнала образует задержку фронта и спада (из раздела логики известно, что задержка определяется на уровне 0,5 перепада). Поэтому фронт образует задержку tзф1, а спад образует задержку tзс1. Цифровое значение задержки следует смотреть в справочниках для логики данной серии. Некоторые справочники указывают не только tзф1 и tзс1, но и вероятностное отклонение задержки фронта и спада. В справочниках иногда указываются t1зад и t0зад, что соответствует tзф1 и tзс1.
Аналогично рисунку 3.28 построения производят и для элементов &12…&1n; &21 &2m, отклонения отсчитывают как от tзф, tзс, так и от t'зф, t''зф и t'зс, t''зс. Построения усложняются, но зато четко просматривается общие величины вероятностных отклонений, то есть конечные результаты распространения (гонок) сигналов.
Если нет цепи разветвления (одна цепь), все равно расчеты необходимо производить, потому что из построения видно, что ширина вершины и оснований расширяется (или сужается) и может вообще сойти на нет, импульс пропадает. Следовательно, необходимы графические построения подобного вида и расчетные соотношения.
t3ф= t3ф1+t3ф2+t3ф3+…+t3фn
t3'ф= t3'ф1+t3'ф2+t3'ф3+…+t3'фn
t3''ф= t3''ф1+t3''ф2+t3''ф3+…+t3''фn
t3c= t3c1+t3c2+t3c3+…+t3cn
t3'c= t3'c1+t3'c2+t3'c3+…+t3'cn
t3''c= t3''c1+t3''c2+t3''c3+…+t3''cn
Дополнительно к этому на производстве производят разбраковку микросхем по величинам задержки. Другим методом является стробирование. Подается стробирующий импульс, который должен располагаться на середине вершины (основания) импульса. Отсчет происходит в момент стробирования.