- •Схемотехника в системах управления
- •1 Аналоговая схемотехника
- •1.1 Резисторы (сопротивления)
- •1.2 Конденсаторы
- •1.3 Индуктивность
- •1.4 Диоды
- •1.5 Биполярные транзисторы
- •1.6 Униполярные транзисторы
- •1.7 Тиристоры
- •1.8 ТранзисторыIgbt(Ай Жи Би Ти)
- •1.9 Сит транзисторы и сит-тиристоры
- •1.10 Новые разработки транзисторов и тиристоров
- •1.11 Обратные связи
- •1.12 Операционные усилители
- •2 Логические схемы
- •2.1 Основные определения
- •2.2 Диодные логические схемы
- •2.3 Ттл логические схемы
- •2.4 Особенности 530, 531, 533, 555 серий
- •2.5 Логика на униполярных транзисторах
- •2.6 Логика с оптическими связями
- •2.7 Программируемые логические интегральные схемы (плис)
- •2.8 Обобщенная модель плис
- •2.9 Микросхема плм (к556 рт 1)
- •3 Триггеры
- •3.1 Триггеры на биполярных транзисторах
- •3.2 Триггеры на униполярных транзисторах
- •3.3 Триггеры на логических элементах
- •3.4 СинхронныйRs–триггер
- •3.5 Счетный триггер на логических элементах
- •3.8 Интегральный шестиэлементныйD–триггер тм2
- •3.10 Прозрачные триггеры–защелки
- •3.11 Гонки
- •3.12 Триггеры на приборах с отрицательным сопротивлением. Триггеры на туннельных диодах.
- •3.13 Триггеры на тиристорах
- •3.14 Триггеры на двухбазовых диодах
- •3.15 Триггеры на операционных усилителях
- •4 Генераторы импульсов
- •4.1 Мультивибраторы на биполярных транзисторах
- •4.1.1 Мультивибраторы в ждущем режиме
- •Мультивибраторы на биполярных транзисторах в автоколебательном режиме.
- •4.2 Ждущий мультивибратор на униполярных транзисторах
- •4.3 Генератор импульсов на двух логических элементах с двумя конденсаторами в автоколебательном режиме
- •4.4 Генератор импульсов на четырех логических элементах с одним конденсатором
- •4.5 Генераторы импульсов на логических элементах в ждущем режиме
- •4.6 Генератор импульсов на туннельном диоде в ждущем режиме
- •4.7 Генератор импульсов на туннельном диоде в автоколебательном режиме
- •4.8 Генератор импульсов на тиристоре в ждущем режиме
- •4.9 Генератор импульсов на тиристоре в автоколебательном режиме
- •4.10 Таймеры
- •4.11 Генератор импульсов в ждущем режиме на таймере
- •4.12 Генератор импульсов в автоколебательном режиме на таймере
- •4.13 Блокинг–генераторы в ждущем режиме
- •4.14 Блокинг–генератор в автоколебательном режиме
- •4.15 Магнито–транзисторный преобразователь двухплечевой
- •4.16 Схема с дополнительным трансформатором
- •4.17 Мостовая и полумостовая схемы магнито–транзисторных преобразователей
- •4.18 Генераторы импульсов на оу в автоколебательном режиме
- •4.19 Генератор импульсов на оу в ждущем режиме
- •4.20 Кварцевая стабилизация импульсных генераторов
- •4.21 Генератор импульсов, стабилизированный кварцем
- •5 Генераторы синусоидальных колебаний
- •5.1 Общие определения
- •5.2 Генератор синусоидальных колебаний сLCконтуром и трансформаторной ос
- •5.3 Схемы с индуктивной, емкостной трехточками
- •5.4RCцепи для генераторов синусоидальных колебаний
- •5.5 Генераторы синусоидальных колебаний сRиC–параллелями
- •5.6 Генераторы синусоидальных колебаний с кварцевой стабилизацией
- •5.7 Генераторы синусоидальных колебаний на оу
- •6 Цифроаналоговые и аналого–цифровые преобразователи
- •6.1 Цифроаналоговые преобразователи
- •6.1.1 Цап с весовыми резисторами
- •6.1.2 Цап с матрицей r–2r
- •6.1.3 Цап с сигма–дельта модуляцией
- •6.1.4 Цап с прямым преобразованием
- •6.2 Аналого–цифровые преобразователи
- •6.2.1 Следящие ацп
- •6.2.2 Развертывающие ацп
- •6.2.3 Ацп с регистром последовательного приближения
- •6.2.4 Ацп с двойным интегрированием
- •6.2.5 Ацп параллельного преобразования
- •6.2.6 Ацп с сигма–дельта () модуляцией
- •6.2.7 Микросхема кр1108 пп–1
- •7 Источники питания электронных устройств
- •7.1 Общие определения
- •7.2 Выпрямители
- •7.3 Параметрические стабилизаторы напряжения
- •7.4 Компенсационные стабилизаторы напряжения
- •7.5 Импульсные стабилизаторы напряжения
- •7.6 Импульсные корректоры коэффициента мощности
4.11 Генератор импульсов в ждущем режиме на таймере
На рисунке 4.27 представлена схема генератора импульсов в ждущем режиме. Она отличается от схемы рисунка 4.25 наличием навесных элементов R и C, а также связью между коллекторным электродом VT3 и входом 3 таймера. Под навесными элементами подразумеваются внешние, добавленные в процессе монтажа резисторы, конденсаторы и другие элементы. На рисунке 4.28 изображены процессы в ждущем режиме таймера.
Рисунок 4.27 — Схема генератора импульсов в ждущем режиме
Рисунок 4.28 — Процессы в ждущем режиме таймера
Физика процессов заключается в том, что короткий импульс на входе 2 (см. рисунок 4.28,а) в виде нуля при действующей единице на первом входе (т. е. первый приоритет не запрещает работу по входу 2), инвертируется в единицу на выходе компаратора К2, воздействует на вход S триггера Т, устанавливает его в единицу. Следовательно, верхний выход триггера – единица, нижний – нуль. VT1 открыт, VT2, VT3 закрыты. Поэтому на вых1 от Е0 через открытый VT1 поступает высокий уровень, как на графике рисунка 4.28, в). Так как VT3 закрыт, начинается заряд конденсатора С по цепи (см. рисунок 4.28,б), т. е. вначале на конденсаторе низкий уровень, воздействует на плюс вход компаратора К1, но так как этот уровень пока низкий, то этот вход не работает. С течением времени экспонента графика на рисунке 4.28, б) достигает порога срабатывания третьего входа, т. е. высокого уровня, который через “+” компаратора К1 в неинвертируемом виде, поступает на входR триггера Т и устанавливает его в нуль. Следовательно, на верхнем выходе триггера Т выявится нуль, VT1 закрыт, на нижнем выходе Т – единица, VT2, VT3 открыты. Поэтому на графике рисунка 4.28, в) заканчивается импульс, а на графике, изображенном на рисунке 4.28,б), экспонента разряда конденсатора С формируется по цепи . Длительность импульсарассчитывается по формуле:
,
где ,напряжение нуля (для ТТЛ логики не больше +0,4 В),– напряжение единицы (для ТТЛ логики не ниже +2,4 В),– напряжение питания (для ТТЛ логики +5 В). При проектировании величинабывает задана, емкость С выбирают среди тех, что есть в наличии, сопротивление резистораR рассчитывают.
Схема работает, если длительность входного импульса короче выходного. Если входной импульс длиннее, то он удерживает выходной импульс той же длительности, что и входной принудительно.
4.12 Генератор импульсов в автоколебательном режиме на таймере
На рисунке 4.29 изображена схема генератора импульсов в автоколебательном режиме. Здесь времязадающая RC цепь подключена к выходу 1, входы 2 и 3 соединены вместе и подключены к точке соединения резистора R и конденсатора С.
Рисунок 4.29 — Схема генератора импульсов в автоколебательном режиме
В момент включения напряжения питания в любом случае на конденсаторе С нуль, который через обратную связь воздействует на второй вход (приоритет) как низкий уровень. Следовательно, этот нуль через вход “–” компаратора К2 (см. рисунок 4.29) преобразуется в единицу на выходе К2, воздействует на вход S триггера Т, устанавливает его в единицу. Тогда на верхнем выходе триггера Т – единица, на нижнем – нуль. Поэтому VT1 открыт, VT2 и VT3 закрыты. Через открытый VT1 напряжение источника питания +E0 поступает на вых 1, образуя высокий уровень (рисунок 4.30,б). Этот высокий уровень проходит через сопротивление R на конденсатор С, начинается заряд конденсатора по экспоненте, как на графике рисунка 4.30, а). С течением времени этот уровень заряда передается на второй и на третий входы одновременно. На втором входе это будет уже единица, т. е. второй вход с приоритетом не работает и действует приоритет третьего входа, высокий уровень. Этот высокий уровень с третьего входа компаратором К1 преобразуется в единицу, не инвертируется, поступает на R–вход триггера Т единицей и устанавливает его в нуль. На верхнем выходе триггера Т будет нуль, VT1 закрывается, на нижнем выходе – единица, VT2, VT3 открываются. Следовательно, на графике рисунка 4.30, б) формируется задний фронт, а на рисунке 4.30, а) разряд экспоненты конденсатора по цепи и т.д.
Рисунок 4.30 — Процессы генерации в автоколебательном режиме таймера
Длительность одного импульса рассчитывается по той же формуле, что была приведена раньше, сумма двух длительностей – период, обратная периоду величина – частота.