3.4 СинхронныйRs–триггер

На рисунке 3.20 представлен синхронный триггер.

Рисунок 3.20 – Синхронный триггер

Здесь в режиме ожидания на входах S, C, R "0". Опрокидывание: две "1" одновременно на S и С устанавливают триггер в "1";. Если две единицы на R и С, то устанавливается "0";. Одновременная подача 3–х единиц (учитывая помехи) порождает на выходах &₁ и &₂ нули, следовательно, на триггера будет запрещенное состояние, – две единицы.

3.5 Счетный триггер на логических элементах

В связи с тем, что в интегральных микросхемах конденсаторы нецелесообразны по конструктивным соображениям, производят усложнение электронной схемы триггера, применяют принцип двухступенчатости M–S (master–slave, хозяин–раб). На рисунке 3.21 изображена двухступенчатая схема счетного Т–триггера на логических элементах. Начальная буква Т от английского слова toggle – кувыркаться.

Рисунок 3.21 – Счетный триггер на логических элементах

Содержит ведущий Т1 и ведомый Т2 триггеры, поэтому на условном изображении рисунка 3.21, в) две буквы Т, в отличие от RS–триггера. В сущности здесь два синхронных предыдущих RS–триггера (это видно на схеме рисунка 3.21, б). У них в режиме ожидания "0", управление "1". Добавлен инвертор, плюс внешние соединения (печатные или проводниковые). Примем, что в триггере на выходе , то есть Т2=0. На вход поступает Т–импульс в виде "1", длительность которого не менее нескольких средних времен задержки логики данной серии; на выходе инвертора будет "0", который поступает на С–вход триггера Т2 и запрещает передачу информации по входамS и R триггера Т2.

Одновременно единица Т–входа поступает на С–вход триггера Т1. Кроме того "1" с выхода триггера Т2 поступает на входS–вход Т1. На R–вход Т1 поступает "0" с выхода триггера Т2. Следовательно, две "1" входаS и С записывают в Т1 единицу (как это было в синхронном триггере). Эта "1" поступает на S–вход триггера Т2 и дальше не передается до тех пор, пока действует "1" на счетном входе. Так как на выходе инвертора "0", то будет запрет по С–входу Т2. После снятия "1" с Т–входа на выходе инвертора "1" , следовательно, на S и С–входах Т2 "1", которые запишут в Т2 "1". В сущности переносим информацию триггера Т1 в триггер Т2 по спаду Т–импульса. Поэтому на условном изображении рисунка 3.21, в наклонная косая черта с отрицательным наклоном. Если бы по фронту – черта с положительным наклоном.

3.6D–триггер на логических элементах

D (delay) – задержка между фронтом импульса D–входа, на котором в ожидании "0", и спадом импульса С–входа. То есть этот триггер синхронный. Задержка может быть большой. В том случае, если на D входе в режиме ожидания "0" и спад С–импульса, то D–задержка должна быть принята от выбранного момента времени на D входе. Схема триггера изображена на рисунке 3.22. Начальная буква D от английского слова delay – задержка. Другое название – сохранять данные (date), поступившие однажды по D–входу.

Примем, что триггер находится в "0", следовательно, Т1 и Т2 "0", .D–импульс высокого уровня (“1”) выделяет на выходе логического элемента & "0", который поступает на вход R ведущего триггера и образует запрет. Вместе с тем "1" поступает на вход S триггера Т1. Фронт – это "1", начало отсчета задержки. Во время действия D–"1" поступает синхронный С–импульс, который с одной стороны на выходе инвертора выделяет "0", следовательно, на С–входе Т2 тоже "0" (запрет). Одновременно "1" С–входа поступает на С–вход Т1. Две "1" S и С Т1 записывают в нем единицу. На верхнем выходе Т1 "1", на нижнем "0". Дальше передачи нет, так как на С–входе Т2 "0".

Только после снятия С–импульса на выходе инвертора будет "1", поступающая на С–вход Т2. Следовательно, в этом триггере записывается "1":

Рисунок 3.22 – D–триггер на логических элементах

Для того, чтобы записать в D триггере "0", на D–вход подается "0" (или он уже там есть). Нужно принять решение относительно начала отсчета уже присутствующего "0". На С–вход подается "1", следовательно, по С и R–входам Т1 записывают в него "0"; нижний выход "1". После снятия С–импульса на входе, на выходе инвертора "1", следовательно, С и R–входы Т2 "1", которые записывают в Т2 "0";

3.7JK–триггер на логических элементах

Схема JK–триггера на логических элементах изображена на рисунке 3.23. J и К – это начальные буквы английских слов jump и keep – бросать и удерживать соответственно.

Рисунок 3.23 – JK– триггер на логических элементах

Это эквивалент RS–триггера: J~S, K~R, но более устойчивый, помехозащищенный. У него нет запрещенного состояния на выходе.

Этот триггер может работать как D–триггер, для этого на входе нужен дополнительный инвертор, вход которого соединить с J и назвать символом D, а выход соединить с К, получаем D–триггер. Можно построить Т–триггер: необходимо соединить J и K (спаять их), подать на спаянный вход высокий уровень (через резистор не менее 1 кОм от источника питания +5В или с выхода логического элемента, на котором присутствует высокий уровень. При этом вход С превращается в счетный Т–вход).

Поэтому JK–триггер называют универсальным.

Работает он по спаду как обычный 2–хступенчатый MS–триггер (master–slave), у которого Т1–ведущий, Т2–ведомый.

В режиме ожидания на входах J,C,K "0", следовательно, на выходах &₁, &₂ принудительные "1", то есть на входах Т1 единицы. Поэтому Т1 может находиться в "1" или в "0" (это нормальное состояние для Т1). Примем, что Т1 находиться в состоянии "0". Верхний выход "0" через &₃ выделяет на выходе "1", которая поступает на S–вход Т2. На входах &₄ единицы, на выходе "0", который поступает на R–вход Т2 (помним, что это инверсный триггер, то есть с инверсными входами). Если на R–входе Т2 "0", то на выходе "1", то есть в триггере Т2 принудительно удерживается информация триггера Т1.

"0" с выхода Т2 поступает на нижний вход &₂ , образуется запрет. Это означает, что какая бы ни была информация на входах С и К, все равно на выходе &₂ будет "1". "1" с выхода поступает на верхний вход &₁, поэтому для опрокидывания триггера нужно подать еще на J и С "1". Здесь безразлично по времени, когда подавать, раньше на J, позже на K, или наоборот или одновременно, важно, чтобы в течение какого–то времени вершины импульсов на всех трех входах &₁ присутствовали одновременно. Подавать информацию на входы С и К бесполезно, так как нижний вход &₂ под запретом с выхода триггера Т2.

Если поступили сигналы J и С "1", верхний вход &₁ тоже "1", то на выходе &₁ выделиться "0", который через вход S триггера Т1 запишет в Т1 "1". Верхний выход Т1 "1", нижний "0". "1" с верхнего выхода Т1 поступает на средний вход &₃ , но не передается через &₃ , так как на верхнем входе &₃ "0" (запрет) с выхода &₁ до тех пор, пока действует две "1" на входах J и С. Только после того, когда либо J, либо на С (то есть по спаду импульса J или С) на входе &₁ образуется "0", соответственно, на выходе &₁ "1", следовательно, на всех входах &₃ будут "1", на выходе &₃ "0", который записывает в Т2 "1":

Произойдет опрокидывание триггера.