- •1. Представление информации в эвм
- •2. Синхронный rs-триггер
- •3. Системы счисления. Способы перевода чисел из десятичной системы счисления в двоичную систему счисления и обратно
- •4. Классификация триггеров и их общие характеристики
- •5. Системы счисления. Способы перевода чисел из 8cc и 16cc в 2cc и обратно
- •6. Мультиплексоры и демультиплексоры
- •7. Выполнение арифметических операций в позиционных системах счисления
- •8. Дешифраторы и шифраторы
- •9. Представление чисел в естественной форме. Выполнение арифметических операций над числами в естественной форме
- •10.Регистры. Регистры сдвига
- •11 .Представление чисел в нормальной форме
- •13.Выполнение арифметических операций над числами в нормальной форме
- •14. Полусумматоры и сумматоры, компараторы
- •16.Триггеры с одним входом
- •17.Элементы математической логики
- •18.Счетчики по mod м
- •19.Основные законы алгебры логики и их доказательство
- •20. Асинхронный rs-триггер
- •21 .Составление таблиц истинности логических функций
- •22.Основной логический базис и функции его задающие
- •23.Дизъюнктивные формы представления логических функций
- •24.Полный сумматор, система функций для полного сумматора, схема полного сумматора
- •25.Конъюнктивные формы представления логических функций.
- •27. Логические элементы: и, или, не
- •28.Синтез комбинационных схем
- •29.Логические функции: и-не, или-не, логические вентили, представляющие эти элементы
- •30.Синхронный и асинхронный т-триггер
- •31 .Минимизация булевых функций методом Карно-Вейча
- •32.Синхронный d-триггер
- •39. Алгебраическое представление двоичных чисел.
- •40.Базис Пирса и функции его представляющие.
- •52.Асинхронные триггеры.
- •53.Последовательная схема равнозначности кодов
- •54.Последовательная схема сравнения двоичных чисел
52.Асинхронные триггеры.
Ответ: Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.
53.Последовательная схема равнозначности кодов
Ответ: На ПРСК разряды кодов подаются последовательно разряд за разрядом, синхронно-стартовым сигналом. Данная схема должна содержать, по крайней мере, один триггер для запоминания результатов сравнения предыдущих разрядов.
Будем полагать, что в исходном состоянии выходной сигнал триггера Q равен 0.
Алгоритм работы схем (устройства):
-
Устройство находится в состоянии Q=0 до тех пор, пока значения разрядов Xi и Yi совпадает.
-
Первое не совпадение значений разрядов Xi и Yi переводит устройства в состояние Q=1, и в этом состоянии устройство остается до окончания подачи разрядов кодов.
-
Решение о равнозначности и неравнозначности кодов принимается при подаче последних разрядов кодов. Если при подаче последних разрядов устройство находится в состоянии Q=0 и значения последних разрядов совпадают, то коды равнозначны.
-
После подачи последних разрядов устройство должно возвращаться в исходное состояние Q=0.
Введем дополнительный сигнал ω, если ω=1 это значит, что на устройство были поданы последние разряды кодов.
D – триггер
|
ω |
Xi |
Yi |
Qt-1 |
Qt |
Z |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
1 |
1 |
0 |
|
0 |
0 |
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
1 |
0 |
|
0 |
1 |
0 |
0 |
1 |
0 |
|
0 |
1 |
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
0 |
0 |
|
0 |
1 |
1 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
0 |
|
1 |
0 |
1 |
1 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
1 |
0 |
|
1 |
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
0 |
Z=1 – коды равнозначны
Z=0 – коды не равнозначны
ω=1 – последние разряды
ω=0 – не последние разряды
54.Последовательная схема сравнения двоичных чисел
Ответ: