C8051F060/1/2/3/4/5/6/7

1.8. 16-разрядный аналого-цифровой преобразователь

МК C8051F060/1/2/3/4/5/6/7 имеют два встроенных 16-разрядных АЦП последовательного приближения (АЦП0 и АЦП1), которые могут использоваться по отдельности в однофазном режиме или совместно в дифференциальном режиме. С помощью интерфейса прямого доступа к памяти (DMA), АЦП0 и АЦП1 могут непосредственно обращаться к внутреннему или внешнему ОЗУ. При максимальной производительности 1 млн. преобразований в секунду эти АЦП обеспечивают 16-битную точность преобразования с двумя уровнями нелинейности. АЦП0 и АЦП1 каждый могут использовать либо специальный внутренний источник опорного напряжения (ИОН), либо внешний ИОН.

Управление АЦП осуществляется при помощи регистров специального назначения. Имеется возможность отключения этих АЦП с целью уменьшения энергопотребления.

Преобразование может быть запущено четырьмя способами: командой в программе, при переполнении таймера 2, при переполнении таймера 3 или внешним входным сигналом. Такая гибкость позволяет запускать преобразование при возникновении определенных программных событий, по сигналам от внешних устройств или периодически при переполнении таймера. Оба АЦП могут функционировать как независимо друг от друга, так и синхронно, что позволяет осуществлять преобразования одновременно. По окончании преобразования устанавливается специальный бит состояния и инициируется прерывание, если оно разрешено, после чего полученное 16-разрядное слово данных записывается в два регистра специального назначения. Также имеется интерфейс DMA, который позволяет получать результаты преобразований АЦП и сохранять их непосредственно во внутреннем или внешнем ОЗУ.

АЦП0 содержит также детектор диапазона, который можно настроить таким образом, чтобы генерировать прерывание лишь при попадании или непопадании результата преобразования в заданный диапазон значений (окно). АЦП0 может непрерывно отслеживать сигнал в фоновом режиме, но не прерывать МК до тех пор, пока преобразованные данные не окажутся в пределах заданного диапазона.

Рисунок 1.12. Структурная схема 16-разрядного АЦП

REF

Запуск

преобразования

AIN0

16-разр. АЦП

последова-

16

тельного

приближения

AIN0G

(АЦП0)

(DC, -0.2 to 0.6 V)

Регистры конфигурации

Регистры

данных

и управления

АЦП

Установка бита AD0BUSY Переполнение Таймера 3 CNVSTR0

Переполнение Таймера 2

Схема

детектора

диапазона АЦП0

Интерфейс

прямого доступа к памяти DMA

AIN1

AIN1G

(DC, -0.2 to 0.6 V)

16-разр. АЦП последовательного приближения

(АЦП1)

REF

16

	Запуск	Установка бита AD1BUSY
	преобра-	Переполнение Таймера 3
	зования
		CNVSTR1
		Переполнение Таймера 2
		Установка бита AD0BUSY

33

Ред. 1.2