C8051F060/1/2/3/4/5/6/7
8.1. Формирование выходного сигнала ЦАП.
Каждый ЦАП отличает гибкий механизм обновления выходного сигнала, который позволяет плавно («бесшовно») изменять выходной сигнал во всем диапазоне выходных напряжений и поддерживает обновление выходного сигнала без накопления фазовых искажений. Приведенные ниже примеры касаются ЦАП0, однако ЦАП1 функционирует точно также.
8.1.1. Обновление выходного сигнала “по требованию”.
В режиме по умолчанию (DAC0CN.[4:3] = ‘00’) выходной сигнал ЦАП0 обновляется “по требованию” при записи старшего байта регистра данных ЦАП0 (DAC0H). Необходимо иметь ввиду, что при записи регистра DAC0L записываемое значение удерживается, но не влияет на выход ЦАП0 до тех пор, пока не произойдет запись в регистр DAC0H. Для ЦАП0 12-разрядное слово данных записывается в регистры младшего (DAC0L) и старшего (DAC0H) байтов данных. Данные фиксируются в ЦАП0 после записи регистра DAC0H, поэтому, если требуется получить полную 12-разрядную точность, последовательность записи должна быть следующей: сначала DAC0L, затем DAC0H. ЦАП может использоваться в 8-разрядном режиме. Для этого необходимо инициализировать регистр DAC0L требуемым значением (обычно 0х00) и записывать данные только в регистр DAC0H (в разделе 8.2 приведена информация о форматировании 12-разрядного слова данных ЦАП в пределах 16 бит регистровой пары DAC0H:DAC0L).
8.1.2. Обновление выходного сигнала при переполнении таймера.
При работе АЦП преобразование может быть инициировано переполнением таймера независимо от процессора. Аналогичным образом переполнение таймера может использоваться для обновления выходного сигнала ЦАП. Эту возможность выгодно использовать в системах, в которых ЦАП используется для генерации сигнала с определенной частотой выборки, т.к. задержка реакции на прерывание и время выполнения команд не будут влиять на временные параметры выходного сигнала ЦАП. Если состояние битов DAC0MD (DAC0CN.[4:3]) равно ‘01’, ‘10’ или ‘11’, то при записи обоих регистров данных ЦАП (DAC0H и DAC0L) записываемые значения удерживаются до момента переполнения соответствующего таймера (Таймер 3, Таймер 4 или Таймер 2 соответственно). В момент переполнения содержимое регистровой пары DAC0H:DAC0L копируется во входные защелки ЦАП, вызывая тем самым обновление выходного сигнала ЦАП.
8.2.Форматирование входных данных ЦАП.
Внекоторых случаях перед записью данных в ЦАП0 требуется сдвинуть их, чтобы обеспечить правильное выравнивание данных во входных регистрах ЦАП. Обычно для этого требуется одна или более операций загрузки и сдвига, что увеличивает объем программного кода и ухудшает производительность ЦАП. Чтобы решить эту проблему, предусмотрена возможность форматирования данных, которая позволяет пользователю выбрать режим форматирования слова данных ЦАП0 в регистрах данных DAC0H и DAC0L. Три бита DAC0DF2-0 (DAC0CN.[2:0]) позволяют пользователю задать один из пяти режимов форматирования данных (см. описание регистра DAC0CN).
ЦАП1 и описанный выше ЦАП0 функционально идентичны. Электрические характеристики ЦАП0 и ЦАП1 приведены в таблице 8.1.
Ред. 1.2 |
104 |
C8051F060/1/2/3/4/5/6/7
Рисунок 8.2. DAC0H: Регистр старшего байта ЦАП0
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
Значение |
|
|
|
|
|
|
|
|
|
при сбросе: |
|
|
|
|
|
|
|
|
|
00000000 |
|
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
||
SFR Адрес: 0xD3 |
|||||||||
|
|
|
|
|
|
|
|
SFR страница: 0 |
Биты 7-0: Старший значащий байт слова данных ЦАП0.
Рисунок 8.3. DAC0L: Регистр младшего байта ЦАП0
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
Значение |
|
|
|
|
|
|
|
|
|
при сбросе: |
|
|
|
|
|
|
|
|
|
00000000 |
|
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
||
SFR Адрес: 0xD2 |
|||||||||
|
|
|
|
|
|
|
|
SFR страница: 0 |
Биты 7-0: Младший значащий байт слова данных ЦАП0.
105 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
Рисунок 8.4. DAC0CN: Регистр управления ЦАП0
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
Значение |
|
DAC0EN |
- |
- |
DAC0MD1 |
DAC0MD0 |
DAC0DF2 |
DAC0DF1 |
DAC0DF0 |
при сбросе: |
|
|
|
|
|
|
|
|
|
00000000 |
|
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
||
SFR Адрес: 0xD4 |
|||||||||
Бит 7: DAC0EN: Бит включения ЦАП0 |
|
|
|
|
SFR страница: 0 |
||||
|
|
|
|
|
|||||
0:ЦАП0 выключен. Вывод выхода ЦАП0 отключен; ЦАП0 переведен в режим пониженного энергопотребления.
1:ЦАП0 включен. Вывод выхода ЦАП0 активен. ЦАП0 в рабочем состоянии.
Биты 6-5: Не используются: читаются как 00b; запись не оказывает никакого влияния.
Биты 4-3: DAC0MD1-0: Биты выбора режима обновления выходного сигнала ЦАП0.
00: Обновление выходного сигнала ЦАП происходит при записи в регистр DAC0H.
10:Обновление выходного сигнала ЦАП происходит при переполнении Таймера 3.
10:Обновление выходного сигнала ЦАП происходит при переполнении Таймера 4.
11:Обновление выходного сигнала ЦАП происходит при переполнении Таймера 2.
Биты 2-0: DAC0DF2-0: Биты выбора режима форматирования данных ЦАП0
000: DAC0H[3:0] – старшие 4 бита слова данных ЦАП0 DAC0L – младший байт слова данных ЦАП0
|
|
|
DAC0H |
|
|
|
DAC0L |
||||||||
|
|
|
|
СЗР |
|
|
|
|
|
|
|
|
|
|
МЗР |
|
001: DAC0H[4:0] – старшие 5 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
DAC0L[7:1] – младшие 7 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
|
|
DAC0H |
|
|
DAC0L |
|||||||||
|
|
|
СЗР |
|
|
|
|
|
|
|
|
|
|
МЗР |
|
|
010: DAC0H[5:0] – старшие 6 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
DAC0L[7:2] – младшие 6 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
|
|
DAC0H |
|
|
DAC0L |
|||||||||
|
|
СЗР |
|
|
|
|
|
|
|
|
|
|
МЗР |
|
|
|
011: DAC0H[6:0] – старшие 7 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
DAC0L[7:3] – младшие 5 бит слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
|
|
DAC0H |
|
|
DAC0L |
|||||||||
|
СЗР |
|
|
|
|
|
|
|
|
|
|
МЗР |
|
|
|
|
1xx: DAC0H – старший байт слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
DAC0L[7:4] – младшие 4 бита слова данных ЦАП0 |
|
|
|
|
|
|
||||||||
|
|
|
DAC0H |
|
|
DAC0L |
|||||||||
СЗР |
|
|
|
|
|
|
|
|
|
|
МЗР |
|
|
|
|
Ред. 1.2 |
106 |
C8051F060/1/2/3/4/5/6/7
Рисунок 8.5. DAC1H: Регистр старшего байта ЦАП1
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
Значение |
|
|
|
|
|
|
|
|
|
при сбросе: |
|
|
|
|
|
|
|
|
|
00000000 |
|
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
||
SFR Адрес: 0xD3 |
|||||||||
|
|
|
|
|
|
|
|
SFR страница: 1 |
Биты 7-0: Старший значащий байт слова данных ЦАП1.
Рисунок 8.6. DAC1L: Регистр младшего байта ЦАП1
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
R/W |
Значение |
|
|
|
|
|
|
|
|
|
при сбросе: |
|
|
|
|
|
|
|
|
|
00000000 |
|
Бит 7 |
Бит 6 |
Бит 5 |
Бит 4 |
Бит 3 |
Бит 2 |
Бит 1 |
Бит 0 |
||
SFR Адрес: 0xD2 |
|||||||||
|
|
|
|
|
|
|
|
SFR страница: 1 |
Биты 7-0: Младший значащий байт слова данных ЦАП1.
107 |
Ред. 1.2 |