C8051F060/1/2/3/4/5/6/7
1. КРАТКИЙ ОБЗОР
Микроконтроллеры (МК) C8051F06х представляют собой полностью интегрированные на одном кристалле системы для обработки смешанных (аналого-цифровых) сигналов, которые имеют 59 (C8051F060/2/4/6) или 24 (C8051F061/3/5/7) цифровых входа/выхода, а также два встроенных 16-разрядных АЦП с производительностью 1 млн. преобразований в секунду. Отличительные особенности данного семейства МК перечислены ниже. Сравнительная характеристика МК приведена в таблице1.1.
-Высокопроизводительное микропроцессорное ядро CIP-51 с конвейерной архитектурой, совместимое со стандартом 8051 (максимальная производительность – 25 MIPS).
-Два встроенных 16-разрядных АЦП (производительность - 1 млн. преобразований в секунду) с контроллером прямого доступа к памяти.
-Контроллер локальной сети (CAN 2.0B) с 32 объектами сообщений, каждое из которых имеет собственную маску идентификатора (C8051F060/1/2/3).
-Встроенные средства отладки, обеспечивающие внутрисистемную, «неразрушающую» отладку в режиме реального времени.
-10-разрядный 8-канальный АЦП (максимальная производительность – 200 тыс. преобр./сек.) с программируемым усилителем и аналоговым мультиплексором (C8051F060/1/2/3).
-Два 12-разрядных ЦАП с программируемым обновлением выходного сигнала (C8051F060/1/2/3).
-64 Кбайта (C8051F060/1/2/3/4/5) или 32 Кбайта (C8051F066/7) Flash-памяти, программируемой внутрисистемно.
-4352 (4096 + 256) байт встроенного ОЗУ.
-Интерфейс внешней памяти данных с доступным адресным пространством 64 Кбайта
(C8051F060/2/4/6).
-Аппаратно реализованные последовательные интерфейсы I2C/SMBus, SPI и два УАПП.
-Пять 16-разрядных таймеров общего назначения.
-Программируемый массив счетчиков/таймеров (ПМС) с шестью модулями захвата/сравнения.
-Встроенные сторожевой таймер, схема слежения за напряжением питания и датчик температуры.
Все МК имеют встроенные схему слежения за напряжением питания, сторожевой таймер, тактовый генератор и представляют собой, таким образом, функционально-законченную систему на кристалле. Все аналоговые и цифровые периферийные модули могут включаться/отключаться и настраиваться программой пользователя. Имеется возможность внутрисхемного программирования Flash-памяти, что обеспечивает долговременное (энергонезависимое) хранение данных, а также позволяет осуществлять обновление программного обеспечения в готовых изделиях.
Встроенный интерфейс JTAG позволяет производить «неразрушающую» (не используются внутренние ресурсы) внутрисхемную отладку в режиме реального времени, используя МК, установленные в конечное изделие. Средства отладки обеспечивают проверку и модификацию памяти и регистров, расстановку точек останова и временных меток, пошаговое исполнение программы, а также поддерживают команды запуска и остановки. В процессе отладки с использованием интерфейса JTAG все аналоговые и цифровые периферийные модули полностью сохраняют свою работоспособность.
Каждый МК предназначен для работы в промышленном температурном диапазоне (-45ºС…+85ºС) при напряжении питания 2,7В…3,6В. МК C8051F060/2/4/6 выпускаются в 100-выводных корпусах типа TQFP. МК C8051F061/3/5/7 выпускаются в 64-выводных корпусах типа TQFP (см. структурные схемы на рис.1.1, рис.1.2,
рис.1.3, рис.1.4).
19 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
Таблица 1.1. Сравнительная характеристика микроконтроллеров
|
MIPS (макс.) |
FLASH - память |
ОЗУ |
Интерфейс внешней памяти |
SMBus/I2C и SPI |
CAN |
UART |
Таймеры (16-разр.) |
Программируемый массив счетчиков |
Цифровые порты ввода/вывода |
Типовая нелинейность 16разрядного АЦП в МЗР |
Количество каналов 10-разр. АЦП (200 тыс. преобр./сек.) |
Источник опорного напряжения |
Датчик температуры |
Разрядность ЦАП (бит) |
Выходы ЦАП |
Аналоговые компараторы |
Тип корпуса |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F060 |
25 |
64k |
4352 |
√ |
√ |
√ |
2 |
5 |
√ |
59 |
±0,75 |
8 |
√ |
√ |
12 |
2 |
3 |
100TQFP |
C8051F061 |
25 |
64k |
4352 |
- |
√ |
√ |
2 |
5 |
√ |
24 |
±0,75 |
8 |
√ |
√ |
12 |
2 |
3 |
64TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F062 |
25 |
64k |
4352 |
√ |
√ |
√ |
2 |
5 |
√ |
59 |
±1,5 |
8 |
√ |
√ |
12 |
2 |
3 |
100TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F063 |
25 |
64k |
4352 |
- |
√ |
√ |
2 |
5 |
√ |
24 |
±1,5 |
8 |
√ |
√ |
12 |
2 |
3 |
64TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F064 |
25 |
64k |
4352 |
√ |
√ |
- |
2 |
5 |
√ |
59 |
±0,75 |
- |
√ |
- |
- |
- |
3 |
100TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F065 |
25 |
64k |
4352 |
- |
√ |
- |
2 |
5 |
√ |
24 |
±0,75 |
- |
√ |
- |
- |
- |
3 |
64TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C8051F066 |
25 |
32k |
4352 |
√ |
√ |
- |
2 |
5 |
√ |
59 |
±0,75 |
- |
√ |
- |
- |
- |
3 |
100TQFP |
C8051F067 |
25 |
32k |
4352 |
- |
√ |
- |
2 |
5 |
√ |
24 |
±0,75 |
- |
√ |
- |
- |
- |
3 |
64TQFP |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Ред. 1.2 |
20 |
C8051F060/1/2/3/4/5/6/7
|
|
|
Рисунок 1.1. Структурная схема C8051F060/062 |
|
|
|
|
|||||
VDD |
|
|
|
|
|
|
|
|
|
P0 |
|
P0.0 |
VDD |
|
|
|
|
|
|
|
|
|
|
||
VDD |
DigitalPower |
|
|
|
8 |
|
UART0 |
|
|
Drv |
|
P0.7 |
DGND |
|
|
|
|
|
|
|
|
|
|
||
DGND |
Analog Power |
|
|
|
UART1 |
|
|
|
|
|
||
DGND |
|
|
|
|
|
|
|
|
|
|
||
AV+ |
|
|
|
|
0 |
SFR Bus |
SMBus |
C |
|
P1 |
|
P1.0/ |
AGND |
|
|
|
|
|
SPIBus |
R |
|
Drv |
|
AIN2.0 |
|
TCK |
|
|
|
|
5 |
|
O |
|
|
|
P1.7/ |
|
JTAG |
Boundary Scan |
|
|
|
S |
|
|
|
||||
TMS |
|
|
|
|
PCA |
S |
|
|
|
AIN2.7 |
||
TDI |
Logic |
Debug HW |
|
|
|
B |
|
P2 |
|
P2.0 |
||
TDO |
|
|
|
|
1 |
|
Timers0,1, |
A |
|
|
||
|
|
Reset |
|
|
|
Drv |
|
|
||||
/RST |
|
|
|
|
2,3,4 |
R |
|
|
P2.7 |
|||
|
|
|
|
|
|
|
||||||
MONEN |
VDDMonitor |
WDT |
|
|
|
64kbyte |
P0,P1,P2, |
|
|
|
|
|
|
|
|
|
|
|
FLASH |
P3 Latches |
|
|
P3 |
|
P3.0 |
XTAL1 |
|
|
|
|
C |
|
|
|
|
|||
ExternalOscillator |
|
|
|
|
|
|
Drv |
|
P3.7 |
|||
XTAL2 |
Circuit |
|
System Clock |
|
32X136 |
CAN |
|
|
|
|
||
|
|
|
|
|
|
CANTX |
||||||
|
TrimmedInternal |
|
|
o |
CANRAM |
|
|
|
|
|||
|
|
|
2.0B |
|
|
|
|
|||||
|
Oscillator |
|
|
|
|
|
|
|
|
CANRX |
||
VREF |
VREF |
|
|
r |
256 byte |
|
|
|
Temp |
|
VREF2 |
|
|
|
RAM |
|
A |
|
|
|
|||||
VREFD |
|
|
|
|
ADC2 |
|
|
|
||||
|
|
|
|
|
Sensor |
|
|
|||||
|
|
|
|
e |
|
M |
|
|
|
|||
DAC0 |
DAC0 |
|
|
|
200ksps |
U |
|
|
|
|
||
|
|
|
(10-Bit) |
|
|
|
|
|||||
(12-Bit) |
|
|
|
X |
|
|
|
|
||||
DAC1 |
|
|
4kbyte RAM |
|
|
|
|
|
||||
AVDD |
|
|
|
|
|
|
|
CP0 |
|
+ |
P2.6 |
|
|
|
|
|
|
|
|
|
P2.7 |
|
|||
|
|
|
|
|
|
|
+ |
- |
|
|||
AGND |
|
|
|
|
|
|
CP1 |
|
P2.2 |
|
||
AV+ |
|
|
|
|
|
|
- |
|
P2.3 |
|
||
AGND |
|
|
|
|
|
|
CP2 |
+ |
|
|
P2.4 |
|
VREF0 |
|
|
|
|
|
|
- |
|
|
P2.5 |
|
|
VRGND0 |
|
|
|
|
|
|
|
|
|
|
|
|
AIN0 |
|
ADC0 |
A |
|
ExternalData MemoryBus |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
AIN0G |
|
1Msps |
D |
|
|
|
|
|
|
|
|
|
|
(16-Bit) |
C |
|
|
|
|
P4Latch |
|
|
|
|
|
VBGAP |
|
|
0 |
|
|
|
BusControl |
|
|
P4 |
P4.5 |
|
|
|
|
|
|
|
|
|
|
||||
|
|
D |
|
|
|
Ctrl Latch |
|
|
DRV |
P4.6 |
||
CNVSTR0 |
|
|
A |
|
|
|
|
|
|
|
|
P4.7 |
0 |
|
|
T |
+ |
|
EMIF |
|
|
|
|
|
|
AV+ |
|
|
A |
D |
Control |
Address Bus |
P5Latch |
|
|
P5 |
P5.0 |
|
AGND |
|
|
|
|
I |
DMA |
|
Addr[15:8] |
|
|
DRV |
P5.7 |
VRGNDEF1 |
|
|
Σ |
|
F |
Interface |
|
|
|
|
|
|
1 |
|
|
A |
- |
F |
|
|
P6Latch |
|
|
P6 |
P6.0 |
|
|
D |
|
|
|
|
||||||
|
|
|
C |
|
|
|
Addr[7:0] |
|
|
DRV |
P6.7 |
|
|
|
|
|
|
|
|
|
|
||||
AIN1 |
|
ADC1 |
1 |
|
|
|
|
|
|
|
||
AIN1G |
|
1Msps |
D |
|
|
|
|
P7Latch |
|
|
|
P7.0 |
|
(16-Bit) |
|
|
|
Data Bus |
|
|
P7 |
||||
|
A |
|
|
|
|
|
|
|||||
VBGAP |
|
|
T |
|
|
|
Data Latch |
|
|
DRV |
P7.7 |
|
|
|
A |
|
|
|
|
|
|
|
|
||
CNVSTR1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
21 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
|
|
|
Рисунок 1.2. Структурная схема C8051F061/063 |
|
||||||
VDD |
|
|
|
|
|
|
|
|
P0 |
P0.0 |
VDD |
|
|
|
|
|
|
|
|
||
VDD |
DigitalPower |
|
|
8 |
|
|
UART0 |
|
Drv |
P0.7 |
DGND |
|
|
|
|
|
|
|
|||
DGND |
Analog Power |
|
|
|
UART1 |
|
|
|
||
DGND |
|
|
|
|
|
|
|
|
||
AV+ |
|
|
|
0 |
|
SFR Bus |
SMBus |
C |
P1 |
P1.0/ |
AGND |
|
|
|
|
||||||
|
|
|
|
|
SPIBus |
R |
Drv |
AIN2.0 |
||
TCK |
|
|
|
5 |
|
|
O |
|
P1.7/ |
|
JTAG |
Boundary Scan |
|
|
|
S |
|
||||
TMS |
|
|
|
|
PCA |
S |
|
AIN2.7 |
||
Logic |
DebugHW |
|
|
|
||||||
TDI |
|
1 |
|
|
|
B |
P2 |
P2.0 |
||
TDO |
|
|
|
|
|
Timers0,1, |
A |
|||
|
|
Reset |
|
|
Drv |
|
||||
/RST |
|
|
|
|
2,3,4 |
R |
P2.7 |
|||
|
|
|
|
|
||||||
MONEN |
VDDMonitor |
WDT |
|
|
|
64kbyte |
P0,P1,P2, |
|
|
|
|
|
|
|
|
|
FLASH |
P3 Latches |
|
P3 |
|
XTAL1 |
ExternalOscillator |
|
C |
|
|
|
|
|||
|
|
|
|
|
Drv |
|
||||
XTAL2 |
Circuit |
|
System Clock |
|
32X136 |
CAN |
|
|
CANTX |
|
|
TrimmedInternal |
|
o |
|
CANRAM |
|
|
|||
|
|
|
2.0B |
|
|
|||||
|
Oscillator |
|
|
|
|
|
|
CANRX |
||
VREF |
VREF |
VREF2 |
r |
|
256byte |
|
A |
Temp |
VREF2 |
|
|
RAM |
ADC2 |
|
|||||||
|
|
|
|
|
|
M |
Sensor |
|
||
DAC0 |
DAC0 |
|
e |
|
|
200ksps |
U |
|
|
|
|
|
|
(10-Bit) |
|
|
|||||
|
|
|
|
|
X |
|
|
|||
DAC1 |
(12-Bit) |
|
|
4kbyte RAM |
|
|
P2.6 |
|||
AVDD |
|
|
|
|
|
|
|
CP0 |
+ |
|
|
|
|
|
|
|
|
P2.7 |
|||
|
|
|
|
|
|
|
- |
|||
AGND |
|
|
|
|
|
|
|
CP1 |
+ |
P2.2 |
AV+ |
|
|
|
|
|
|
|
- |
P2.3 |
|
AGND |
|
|
|
|
|
|
CP2 |
+ |
P2.4 |
|
VREF0 |
|
|
|
|
|
|
- |
P2.5 |
||
VRGND0 |
|
|
|
|
|
|
|
|
|
|
AIN0 |
|
ADC0 |
A |
External Data MemoryBus |
|
|
|
|
||
|
|
|
|
|
|
|
|
|||
AIN0G |
|
1Msps |
D |
|
|
|
|
|
|
|
|
(16-Bit) |
C |
|
|
|
|
P4Latch |
|
||
VBGAP |
|
|
0 |
|
|
|
|
P4 |
||
|
|
D |
|
|
|
|
|
|
||
CNVSTR0 |
|
|
A |
|
|
|
|
CtrlLatch |
DRV |
|
0 |
|
|
T |
|
|
|
EMIF |
P5Latch |
|
|
AV+ |
|
|
A |
+ |
D |
|
Control |
P5 |
||
AGND |
|
|
|
|
|
DMA |
|
|
|
DRV |
VREF1 |
|
|
Σ |
|
I |
|
Addr[15:8] |
|||
GND |
|
|
A |
|
F |
Interface |
|
|
|
|
1 |
|
|
- |
F |
|
|
P6Latch |
P6 |
||
|
|
D |
|
|
||||||
|
|
|
C |
|
|
|
|
Addr[7:0] |
DRV |
|
AIN1 |
|
ADC1 |
1 |
|
|
|
|
|||
|
|
|
|
|
|
|||||
AIN1G |
|
1Msps |
D |
|
|
|
|
P7Latch |
|
|
|
(16-Bit) |
A |
|
|
|
|
P7 |
|||
VBGAP |
|
|
T |
|
|
|
|
Data Latch |
DRV |
|
|
|
A |
|
|
|
|
||||
CNVSTR1 |
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
Ред. 1.2 |
22 |