C8051F060/1/2/3/4/5/6/7

Рисунок 5.1. Схема тракта данных 16-разр. АЦП0 и АЦП1

AIN0					16-разр. АЦП
				последовательного
					приближения
AIN0G					(АЦП0)
AIN1					16-разр. АЦП
				последовательного
					приближения
AIN1G					(АЦП1)

									AMX0SL
16							DIFFSEL
						0			Однофазный
16			+	Σ		1			Дифференциальный
			-

8

8

8

8

ADC1H

ADC1L

ADC0H

ADC0L

Интерфейс

16

16

Детектор

прямого

AD0WINT

диапазона

доступа к

памяти DMA

32

ADC0GTH

ADC0GTL

ADC0LTH

ADC0LTL

5.1. Однофазный и дифференциальный режимы работы.

АЦП0 и АЦП1 могут работать как два независимых однофазных АЦП или как один АЦП с дифференциальными входами. В однофазном режиме эти АЦП можно настроить таким образом, чтобы они осуществляли одновременную выборку сигнала. В однофазном режиме АЦП могут работать с различной скоростью преобразования. В дифференциальном режиме АЦП1 является ведомым по отношению к АЦП0 и его конфигурация зависит о настроек АЦП0, за исключением текущих значений калибровочных коэффициентов смещения и усиления. Выбор однофазного или дифференциального режима осуществляется битом DIFFSEL в регистре выбора канала AMX0SL (см. рис.5.6).

5.1.1. Псевдо-дифференциальные входы.

Входы модулей АЦП являются псевдо-дифференциальными. Фактическая величина напряжения, измеряемая каждым АЦП, равна напряжению между выводом AINn и выводом AINnG. Напряжение на выводе AINnG должно быть равно –0,2 …+0,6В. В большинстве систем вывод AINnG будет соединен с выводом AGND. Если вывод AINnG не соединен с выводом AGND, то сигнал на выводе AINnG можно использовать для введения небольшого фиксированного смещения, однако для этих целей рекомендуется использовать возможность калибровки коэффициента смещения встроенными средствами МК. В дифференциальном режиме выводы AIN0G и AIN1G должны быть соединены вместе. В обоих режимах для обеспечения точности преобразования напряжение на выводе AINn должно превышать напряжение на выводе AINnG.

Ред. 1.2

52